一种改进的定时误差检测算法

定时恢复环路是数字接收机同步模块的一个重要组成部分,Gardner算法以实现结构简单,不敏感于载波相位,独立于调制方式等优点作为定时误差检测算法广泛应用于数字接收机的定时恢复环路中。鉴于Gardner算法在数字接收机定时同步中的广泛应用,并通过比较Gardner算法及其改进算法的定时抖动和捕获性能,研究了一种改进的Gardner定时误差检测算法。仿真结果表明,该算法对于MPSK恒包络的调制信号定时抖动性能有很明显的改善,并且在小滚降因子下改善仍然成立,但是对于16QAM非恒包络的调制信号改善不理想。     

一种数字中频接收机的符号定时同步方法

深入研究了数字中频接收机的符号定时同步，提出了一种数字中频符号定时恢复方法。该方法属于反馈内插恢复，可以结合数字下变频在FPGA（现场可编程门阵列）或ASIC（专用集成电路）中实现，提高了跟踪速度和精度。最后对QPSK（四相相移键控）信号进行了仿真，仿真结果表明了该方法的可行性和实用性。     

OFDM数字接收机的符号定时同步算法研究与仿真

同步技术是OFDM的关键技术之一,同步实现方案优劣对OFDM性能有举足轻重的影响,而符号的时间同步偏差则会导致码间干扰(ISI).OFDM系统的符号定时同步又可以分为粗估计和细估计两个阶段.主要对基于循环前缀的符号同步粗估计及基于频域导频符号细估计算法进行了深入的研究及仿真分析.     

一种改进的OFDM系统符号定时同步算法

文章在研究Schmidl＆Cox同步算法的基础上,提出了一种改进的符号定时同步算法。改进后的算法通过对原算法训练符号的加权,消除了定时同步中的峰值平台问题。仿真结果显示,该算法的定时同步性能优于原算法。     

一种基于低轨卫星通信的定时同步研究

定时恢复是数字接收机中的关键技术,基于某特定LEO低轨卫星通信系统应用,重点研究了异步时钟采样恢复法的工作原理,提出了一种改进的Gardner定时误差检测算法,给出了整个定时环路的具体实现方案,并针对其性能进行了分析。仿真结果表明,在大多普勒加速度的卫星信道环境下,该方案能够满足系统设计的要求,且实现结构简单、优化,可大幅降低算法复杂度,在较高信噪比的情况下,具有更加优化的性能。     

一种符号定时算法的研究与仿真

在数字通信系统中,符号同步是正确接收发送信号的先决条件之一,对于单载波而言,需要正确地寻找到最佳的采样点,因为一点偏移都会造成星座图的发散。文中对数字滤波和平方的符号定时算法进行了研究,并以此算法为基础,结合F．M．Gardner提出的插值滤波器构成锁相环路,对环路的各个模块进行了详细描述,并给出了64QAM信号仿真的结果。     

OFDM系统的多符号改进算法

针对OFDM训练符号同步算法中存在的大采样数据而导致捕获时间过长的问题。提出了一种多符号改进算法。该算法应用对多个符号等间隔取样并共轭相乘累加的方法,在采用小数目的采样数据时就可以取得较好的性能,同时缩短了定时捕获时间,克服了原来算法中存在的问题。最后,仿真表明该算法的有效性。     

ATSC全数字接收机的符号定时同步方法

描述了以8-ASK作为调制方式的ATSC全数字接收机解调中定时同步问题的解决方法:通过采用基于Farrow结构的sinc()响应FIR,Gardner算法的定时误差检测方法,实现了符号同步.Matlab仿真表明,Gardner算法适用于ATSC接收机的符号同步设计.     

一种带分数延时功能的符号同步环路的设计与实现

模拟下变频或基于多相滤波的数字正交变换都可能会在IQ路之间引入一个固定的分数倍采样点的延时,本文提出一种分数延时校正和符号定时同步相结合的方案,使两种误差在同一个环路中得到解决,符号定时同步环路采用Gardner时钟误差鉴相算法和拉格朗日内插算法,方案在1024QAM解调系统中验证成功。     

OFDM系统的训练符号同步改进算法

OFDM系统的训练符号定时同步算法是一种传统的定时算法。它需要较大的采样数据,才能获得相对较好的性能,这样却延缓了OFDM系统的定时捕获时间,应用场合有一定的限制。针对训练符号算法的缺点提出了改进算法,它克服了训练符号算法需要大的采样数据的缺点,在小数目的采样数据时能够取得较好的性能,缩短定时捕获的时间。最后,通过计算机仿真可以看到改进算法的性能在不同信噪比条件下都要好于传统的定时算法。     

基于DTTL算法的8PSK符号定时恢复技术

本文阐述了DTTL全数字符号定时恢复算法在8PSK评调系统中的实现，文中结合8PSK解调系统，对DTTL算法中插值器、定时误差检测器、环路滤波器以及数控振荡器等进行了详细的分析。系统仿真显示了该算法稳定的跟踪性能。     

基于DTTL算法的8PSK符号定时恢复技术

本文阐述了DTTL全数字符号定时恢复算法在8PSK解调系统中的实现。文中结合8PSK解调系统,对DTTL算法中插值器、定时误差检测器、环路滤波器以及数控振荡器等进行了详细的分析。系统仿真显示了该算法稳定的跟踪性能。     

基于FPGA的内插定时恢复算法的实现

提出了一种基于FPGA的内插定时恢复算法的实现方法,重点分析了算法中的内插滤波器、定时误差检测器、环路滤波器和控制器等模块的原理。通过用Simulink对算法进行仿真,从而了解并掌握模块的工作过程,且对这四个模块进行FPGA的设计,在QuartusⅡ 9.1平台上对内插法中的各模块的设计进行了仿真。     

Symbol Timing Synchronization Using Interpolation-Based Matched-Filters

This paper presents a symbol timing synchronization method by interpolating the discrete impulse response of matched-filter, in which the group delay of matched-filter is adjusted by different interpolation step to achieve symbol timing synchronization. The proposed method is of much less complexity than the conventional polyphase filterbank method that could be viewed as a special case of interpolated matched-filters. The interpolated matched-filters are used in a loop, and the loop is simulated at 2 samples/symbol, the simulation results show that the proposed method can provide precise symbol timing synchronization with less complexity.

QPSK全数字接收机定时同步环路

将三阶立方拉格朗日多项式内插算法和Gardner定时误差检测算法应用于QPSK全数字接收机定时同步环路,并对构成环路的其他部分,环路滤波器以及数控振荡器进行分析并提出实现方法。通过仿真,证明上述算法具有良好的性能,可以很好的解决定时同步问题,并在FPGA上实现整个环路设计方案,使得数字解调的硬件实现具有良好的灵活性和可移植性。     

一种时钟恢复算法的FPGA实现

给出一种基于全数字接收机的加德纳时钟恢复算法的FPGA实现方法。首先分析了该算法的系统结构及论述各个模块的作用,然后简要给出每个模块的硬件实现方法,其次用MATLAB对该算法进行仿真并给出仿真结果,结果表明该算法是可行的,最后在ISE9.1环境下编写VerilogHDL代码和测试激励,用ModelSim对该算法进行硬件仿真验证。结果表明这种算法时钟抖动小,同步时间快,定时精度高,硬件实现比较简单。该成果已经成功运用在某项目中。     

改进的非数据辅助前向反馈符号定时恢复算法

针对非数据辅助前向反馈(NDA-FF)算法在低滚降系数的成形与匹配滤波器的条件下定时误差大,并且可能出现周期跳转的现象,提出了一种改进的NDA-FF符号定时恢复算法.在对平方定时恢复器的结果进行Kalman滤波的整体结构上,利用两次锯齿波调整,使得估计的延时结果可以直接用于插值.仿真结果表明该算法基本消除了可能出现的周...     

一种用于QAM接收机的符号定时盲恢复方法

以采样信号在频率户f=1/2T处频谱取最大值为准则,提出一种用于QAM接收机的定时相位迭代估计算法.该方法用数字差分滤波对采样信号进行处理,提高了信号中的定时分量,从而加快了算法的收敛速度.仿真结果表明,该方法缩短了QAM接收机符号同步建立时间,在低信噪比情况下的性能仍良好.