SOC重用设计中的IP库技术

有效的基于IP重用的设计方法学需要一整套完整的设计环境支持,其中关键的部分是要开发一个包含种类丰富、质量优良的IP模块的IP库。本文阐述了系统芯片重用设计过程中IP库开发和管理的重要意义。尝试定义了IP库,并从其组成要素:IP库元件、IP的评估以及IP库的系统结构和数据管理等方面简述了这一过程中可能存在的若干技术问题。     

基于IP的系统芯片(SOC)设计

随着集成电路设计与工艺技术水平的提高，出现了系统芯片(SOC)的概念。本文介绍了基于IP的SOC设计方式的设计流程，指出了其与传统IC设计方法的不同。讨论了支持SOC设计的几种关键技术，并对SOC的技术优势及发展趋势作了全面阐述。     

整合多IP的SOC芯片验证的挑战和思路

本文以一个整合了ARM核和多DSP核等IP的多媒体处理SOC芯片的验证项目为背景,介绍了项目中所采用的以覆盖率为目标,以随机验证为基础,自底向上的验证方法.文中结合了项目中的典型案例,针对SOC设计的特点,着重分析了如何建立带有完备的自检测功能的SOC验证环境和如何确立SOC验证功能点,即验证重点这两个随机验证工作中的难点.     

IP,SOC与设计技术（二）

前面我们已经讨论了IP与SOC的关系,有关专家设想未来的SOC将与各种门类的IC如逻辑IC、模拟IC、存储器、微器件等组装而成,即先有的IC都可以成为SOC中的IP硬核。当IP嵌入到SOC中便成为相应的嵌入式器件、下面我们将介绍典型的产品类型,并对它们作为嵌入器件的实际问题进行分析和比较。嵌入式IP由于多个可重复利用的校如DSP、MPEG解码器等的集成,电子系统正日益趋向在单一芯片上实现一个完整的系统,这种系统需要同时用到不同厂商的数字与模拟技术＿一块ASIC或SOC需要多家厂商的共同参与方式可完成,以下对IC的重点产品…     

SOC中IP核重用技术及其接口模型

SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流.其复杂性以及快速完成设计、降低成本等要求,决定了系统级芯片的设计必须采用IP(Intellectual Property)重用的方法.本文介绍可重用IP设计方法,以及IP的接口模型,有效的接口可以提高重用率,从而提高SoC的设计效率.0CP(开放核协议)将软件中的分层概念应用到IP核接口,提供一种具有通用结构的接口协议,方便了IP核与系统的集成.     

IP,SOC与设计技术（一）

什么是ＩＰ深入地分析半导体工业的结构重组后，就可从本质上理解ＩＰ的定义。ＩＰ是一个基本上无特定的参数而又十分常用的术语，它是ＳＯＣ（片上系统）唯一的、最重要的标志。ＩＰ是ｉｎｔｅｌｌｅｃｔｕａｌｐｒｏｐｅｒｔｙ的缩写，中文一般译为知识产权，它可定义为密封在硬件设计中的可重复利用的软件。就功能而言，ＩＰ可定义为系统级硅片的基本电路功能块，又称为内核。它可由用户或专用ＩＣ公司或独立的公司开发而成。ＩＰ的分类ＩＰ核分为软核、硬核和固核三种。软核为能综合的ＨＤＬ描述，硬核为芯片版图，固核为门级ＨＤＬ描述…     

IP核的复用设计

作为SOC技术的关键,可复用的IP核成为设计者迎接这个挑战的有力武器。IP核的复用技术已经制订了一系列的工业标准和数据格式,相信它必将成为2000年初芯片设计工业的强大动力。     

IP技术在SOC中的地位及应用

本文主要介绍了IP技术的概念，并且对其在SOC的地位作了详细的说明，最后对IP在SOC中的应用作了简要的介绍。     

基于IP的SOC设计

系统级芯片(System-on-Chip,SOC)是10年前就出现的概念,它是微电子技术当前最迫切的发展方向。从技术层面看,系统级芯片技术是超大规模集成电路(ULSI)发展的必然趋势和主流,它以超深亚微米(Very Deep Sub-Micron,VDSM)工艺和IP核复用(IP Reuse)技术为支撑。在国家高技术研究发展863计划中,SOC作为微电子重大专项已列入了2000～2001年度信息技术领域的重大专项     

一种适合SOC的时钟控制器IP核

随着集成电路系统的规模和复杂性的不断提高，基于IP核的SOC系统的设计已被广泛采用。与此同时，电路测试的难度不断增大，对电路的可测性设计也提出了更高的要求。文章介绍了应用于嵌入式系统的16住时钟控制器(Timer Control Unit)的IP核设计，设计中采用了JTAG可测性设计电路。     

面向SOC设计的可变规模的LCD驱动lP核的设计

文章介绍了一个面向SOC设计的可变规模的LeD驱动IP核,该IP包括四个独立的LeD驱动单元（DU）。不仅可以通过配置该IP使四个独立的Du分别驱动不同规模的LCD,而且能够实现四个Du级联来面对更复杂的应用场合。此外,设计了一个与wishbone总线相兼容的接口模块wrapper,并将该IP结合wrapper模块嵌入到0R1200平台来进行系统级的仿真验证。仿真结果表明该IP达到了设计要求,且通过修改wrapper模块可使该IP核适用于不同的SOC设计平台。     

SOC设计中的硬核复用及其工艺移植

IP复用已成为SOC(system-on-chip)芯片设计的主要手段之一.以一款0.18 μm工艺下的温度控制芯片设计为例,具体介绍硬核复用设计的工艺移植问题,并给出了一种基于工艺设计工具包的设计流程及其关键技术解决方案.该设计流程在保证电路功能正确性的同时,又可以减少版图设计的设计周期,可以为其他类似硬核的复用设计提供参考.     

系统芯片设计中的可复用IP技术

可复用IP技术是系统芯片(SOC)设计业的关键技术之一,IP复用能够提高SOC的设计效率,缩短生产周期.鉴于此,论述了IP的基本概念与分类、IP模块的设计和基于IP复用技术的SOC设计过程,并讨论了IP设计与应用中的一些要点,如IP模块的接口、IP的产权保护和IP的选用等.     

基于IP 模块的片上系统设计

传统IC设计方法关注的是如何创建一个全新的设计并进行有效的验证。复杂的IP模块，嵌入式软件，不断增长的晶体管数量，这些都变成了传统方法日益沉重的负担，在片上系统SOC（system-on-chip)设计中，基于IP模块的功能组装正在逐渐代替传统的功能设计而成为主流的设计方法，本文介绍基于IP模块的片上系统的设计和验证。     

安全SOC芯片哈希算法多类型复用IP核设计

设计了可兼容SHA-1、SHA-224、SHA-256三种算法的IP核.在深入研究算法,对三种算法进行改进和重新设计,加快了运算速度、提高了运算核性能.体现出节省面积,资源优化,移植性好,满足使用不同密码算法用户多层级安全要求和集成度优化的优势.已在多款SOC芯片中作为数字签名的IP核使用,支持双复位、中断以及低功耗模式,运算支持中途读写操作.     

SOC的关键技术和设计方法

本文主要介绍了SOC的发展与前景，并且对其中的一些关键技术作了详细的说明。最后对SOC的主要应用以及21世纪硅电子学的发展作了简要的介绍。     

基于FPGA的SOC验证平台的设计

由于SOC芯片越来越复杂,仿真验证越来越重要,逻辑错误是造成SOC芯片流片失败的首要原因.本文基于Altera EP2C50 FPGA,研究并设计SOC验证平台,以加速SOC芯片的逻辑仿真验证,减少SOC芯片设计失败的风险.     

SOC的低功耗快速测试

SOC由多个芯核组成,它的测试可以分为系统级和芯核级来解决,也可以从电路结构和测试算法两个方面来进行.测试时间长,测试数据量大,测试功耗高是系统芯片测试的难题.解决这些问题的途径主要有:基于软件和硬件协同测试的方法;对测试向量进行处理的方法;在测试电路中使用翻转较少的触发器的DFT结构;合理的划分片上的可测试资源.还给出了尚需进行的研究工作.