基于RVM的层次化SoC芯片验证平台设计及应用

本文以SIM卡控制模块的功能验证为例,介绍了运用Synopsys Vera验证工具以及RVM验证方法学快速高效地搭建高质量验证平台的方法。文中详细介绍了RVM验证方法学以及RVM验证平台的结构。     

基于断言的SoC设计验证方法

随着SoC(System on-a-Chip)设计规模的指数增长,验证时的模拟时间也变得越来越长,已经到了令人无法忍受的地步.因此如何进行有效、充分的验证,尤其是功能验证已经成为SoC设计方法学中重要的内容.本文将要介绍的基于断言的验证(Assertion Based Verification,ABV)是SoC设计功能验证的一种有效的方法,能够有效地提高验证效率.     

验证重用中的监视器设计

现代集成电路设计面临着一个困境，一方面是电路设计规模和复杂度的日益增加，另一方面则又面临着来自面市时间的巨大压力。在中等或大规模设计中验证工作往往占总开发工作量的70％以上，缩短验证时间可以有效提高设计的效率。采用基于事务的监视器搭建模块化验证平台，是实现缩短验证时间的有效手段。文中讨论了基于事务的监视器的基本工作原理和设计方法，并介绍了一个具体实例——总线监视器的设计。     

基于覆盖率驱动的SoC验证技术研究

覆盖率数据是验证工程师判定SoC验证完备程度的定性度量,为SoC验证完全性提供了保障,指明了方向．文中以SoC总线仲裁器验证为例,对其结构覆盖率、功能覆盖率、断言覆盖率等多种覆盖率进行了全面的分析,然后根据覆盖率分析结果反馈到RTL设计代码和测试激励进行修正,直到验证的完整性满足设计的要求．     

基于断言的验证方法在总线协议验证中的应用

随着ASIC和SoC设计复杂程度的不断提高,功能验证越来越受到重视。作为新兴的验证方法,基于断言的验证得到越来越广泛的应用。本文介绍了基于断言的验证方法及其应用于功能验证的诸多优点,总结了断言验证在总线协议验证中的应用方法,并采用PSL语言举例进行了说明。     

基于事务的SoC验证策略

Soc设计需要详细的验证,但是传统验证方式工作量巨大.基于事务的验证方法是一种高层次的抽象的验证方法,它可以显著减少验证所需要的时间和精力,提高设计效率,增强设计信心,并能够迅速发现设计缺陷,提高产品质量以及缩短设计周期.     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,对其各方面性能做出比较并提出应用建议。     

基于矢量随机生成和断言的LCD控制器的验证

随着SoC(片上系统)设计能力的快速发展和工艺水平的不断提高,芯片功能日益复杂,功能验证的任务也日渐加大。文中以LCD(液晶显示器)控制器为例,利用随机矢量生成技术和断言技术,实现了该控制器的功能验证。验证结果表明,采用两者相结合的技术能有效地搭建复杂验证环境,大大提高了验证效率,并取得了良好的效果。     

基于EraSoC的模块级验证平台的设计

随着SoC规模的日益扩大,功能验证也日趋复杂,在模块级验证中尽早地找出设计中的逻辑错误,能大大节省时间和人力的开销。针对EraSoC芯片,搭建了一个模块级功能验证平台,采用事务级的验证策略,并综合运用了约束随机,断言和覆盖率驱动等多种验证方法。以CAN控制器的验证为例介绍了该平台的具体设计和使用。该验证平台极大地提高了验证效率和重用性,在EraSoC的验证中发挥了重要作用。平台的结构和方法具有通用性,可以为其他类似系统的验证提供借鉴。     

SoC设计的模拟/混合信号验证

由于芯片工艺的几何尺寸越来越小、频率越来越高,传统的验证方法已越来越不适用。本文介绍的NanoSim工具采用高速晶体管模拟引擎、与VCS紧密集成以及对Verilog-A的内置支持,提供了高度灵活的混合信号验证的解决方案,适用于任何设计流程。     

HDTV SoC集成芯片的总线设计与验证

文章提出了一种适合于HDTV SoC的AMBA总线设计方案,并对整个架构进行了详细的验证;实践证明,AMBA总线非常适用于HDTV SoC系统;与用硬件描述语言构建的测试平台相比,软硬件协同的验证方法不但有更高的仿真覆盖率,而且更加高效省时.     

基于C*Core的SoC设计与验证

介绍了基于C*Core的SoC及相应的协同验证平台，提出了一种基于C*Core的SoC软硬件协同设计流程及验证方法，具有降低设计风险和缩短产品开发周期的优点，并给出了一个设计实例。     

基于FPGA的SoC原型验证的设计与实现

在SoC开发过程中,基于FPGA的原型验证是一种有效的验证方法,它不仅能加快SoC的开发,降低SoC应用系统的开发成本,而且提高了流片的成功率.文章主要描述了基于FPGA的SoC原型验证的设计与实现,针对FPGA基验证中存在的问题进行了分析并提出了解决方案.     

一种多处理器原型及其系统芯片设计方法

 随着嵌入式应用快速发展,系统芯片(SoC)设计日趋复杂.高效可靠的设计多处理器系统芯片逐渐成为一个巨大挑战.本文提出一种多处理器原型及其SoC设计方法,将多处理器及其通信统一建模于一个多层次、灵活和可配的软硬件原型中,通过分层次、从高层抽象到底层实现逐步深入的方法解决软硬件接口验证问题和完善软硬件架构.H.264解码实验证明多处理器原型功能可行性和物理可实现性.基于该原型的多层次细化方法可有效确保SoC软硬件设计的正确性,并有助于软硬件结构协同设计优化.     

基于ARM7TDMI的SoC芯片的FPGA验证平台设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证.使用该平台通过软硬件协同设计,能够加快SoC系统的开发.整个系统原理清晰,结构简单,扩展灵活、方便.     

嵌入式可重构系统芯片的硬件验证平台设计

提出一种新的基于嵌入武可重构系统芯片的视频解码方案,采用了软硬件协同验证的方法.设计了相应的硬件验证平台,验证了H.264解码算法在可重构处理器上的可实现性.     

SoC中的IP核同步设计方法

基于对IP核复用的集成效率考虑,针对片上系统的设计特点构造了一种新型的IP核模型.该模型包括用于描述IP核的延迟信息的时序接口模块、多时钟域适应的再同步接口模块和IP功能描述模块.然后给出了该模型在片上系统中的集成方法.实际电路综合结果表明,和现有IP核集成相比,应用该模型进行片上系统集成,设计效率可以提高近30%,性能提高约15%.     

多电源混合电压SoC的全芯片ESD设计实例

SoC是含有微处理器、外围电路等的超大规模集成电路,具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,SoC的ESD设计成为设计师面临的一个新的设计挑战。文章详细介绍了一个复杂的多电源、混合电压专用SoC芯片的全芯片ESD设计方案,并结合电路特点仔细分析了SoC芯片ESD设计的难点,提出了先工艺、再器件、再电路三个层次的分析思路,并将芯片ESD总体解决方案中的关键设计重点进行了逐一分析,最后给出了全芯片ESD防护架构的示意图。该SoC芯片基于0.35μm 2P4M Polycide混合信号CMOS工艺流片,采用文中提出的全芯片ESD防护架构,使该芯片的HBM ESD等级达到了4kV。     

龙芯税控SoC中Bootloader的设计与分析

本文介绍了龙芯税控SoC中Bootloader的设计过程,并详细分析了Bootloader中关于外部中断(IRQ)处理的详细过程.