Actel推出nano版本FPGA开辟便携式消费品市场

在追求更高工艺、更多性能的FPGA浪潮中,Actel公司坚守功耗最低的0.13μm制造工艺,避免与竞争对手的直接冲突。其器件中很少集成DSP、软核等高端应用的功能,致力于以低利润开辟低功耗、低成本、小尺寸的消费类电子市     

ASIC线宽降至0.35μm

美国和亚洲的制造厂商在研制专用集成电路(ASIC)的过程中现已采用亚微米技术。虽然有些厂商已开始采用0.25μm技术,但大多数ASIC产品都是采用0.5μm～0.35μm的CMOS工艺制造的。门数一般为50万门～100万门。日本有一家厂商宣称,它已开发出一个0.35μm系列款式的产品,其速度高达80ps,     

Xilinx FPGA的功耗优化设计

对于FPGA来说,设计人员可以充分利用其可编程能力以及相关的工具来准确估算功耗,然后再通过优化技术来使FPGA设计以及相应的PCB板在功率方面效率更高。 静态和动态功耗及其变化 在90nm工艺时,电流泄漏问题对AISC和FPGA都变得相当严重。在65nm工艺下,这一问题更具挑战性。为获得更高的晶体管性能,必须降低阈值电压,但同时也加大了电流泄漏。     

FPGA产品功耗优化设计研究

随着FPGA的广泛使用,FPGA产品功耗较高的问题也越来越突出。文章基于FPGA硬件设计,从器件选型、供电设计、I/O管脚的分配和约束等方面对如何降低FPGA产品功耗进行了研究,并提供了有效的解决途径。     

PolarPro系列FPGA挑战功耗瓶颈

功耗已经从尺寸、速度、成本等集成电路的瓶颈中脱颖而出,成为直接和间接影响系统成本、功能的重要因素。对于应用广泛的FPGA器件来说,如何较好地解决功耗问题也是至关重要。目前主流的基于SRAM 的FPGA尽管集成度越来越高,工艺越来越先进,但由于其漏电流随工艺的提高而等于甚至超过工作电流,导致FPGA实现低功耗成为一个瓶颈。     

适用于大量消费性市场的nano FPGA技术

尽管相较于传统的ASIC和ASSP方案，FPGA具备可程序与快速上市的优点，但是传统SRAM-based FPGA技术却由于占位空间大与功耗高等缺点，使其无法在大批量的消费性市场，甚至便携式产品中，得到广泛的采用。面对此一问题，flash--basedFPGA技术提供了最佳的解决方式。本文中，将从功耗、大小、前置时间、价格等各层面，介绍Actel的nano FPGA技术所具备的优势。此外，亦会说明，以此技术为基础的FPGA所具备的独特Flashx Freeze技术，以及其他包括单芯片、通电即用LAPU，安全性等各项特性。这些优势都将使FPGA也成为大量消费性市场的理想选择，例如LcD控制应用、储存应用、以及人机界面等。     

FPGA功耗管理与优化的构成

随着制造工艺水平的提升,FPGA密度和复杂程度不断提高,功耗也在越来越多的设计中成了一个必须要考虑的要素.如何在器件结构和工艺中对功耗进行优化,如何在设计前期尽可能准确的估计功耗,如何在设计中运用合理的设计方法和器件结构降低功耗,综合工具如何针对功耗进行优化,这些都对FPGA生产厂家、EDA工具提供商和设计工程师提出了新的挑战.     

电源转换IC可使上网本适配器空载功耗降至85mW

Power Integrations公司(PI)日前针对反激式电源设计推出了TOPSwitch-JX系列器件,新系列共由16款高度集成的功率转换IC组成,所有产品内部均集成一个725 V功率MOSFET,新型TOPSwitch-JX器件采用多模式控制算法,可提高整个负载范围内的功率效率.     

Actel:nano版FPGA满足便携和消费应用

2008年10月底,Actel为扩展其作为低功耗FPGA的地位,宣布推出IGLOO和ProASIC3 FPGA的nano版本,瞄准大批量便携式消费品市场。现在,Actel使到器件的功耗降低至2μW。Actel还通过提供超过50种价格低于1美元的不同型款nano FPGA,从而打破FPGA的价格屏障。     

使用ISE设计工具优化FPGA的功耗

Xilinx公司设计软件部 SubodhGupta博士,JasonAnderson博士 自从Xilinx公司推出FPGA二十多年来,研发工作大大提高了FPGA的速度和面积效率,缩小了FPGA与ASIC之间的差距,使FPGA成为实现数字电路的优选平台.今天,功耗日益成为FPGA供应商及其客户关注的问题.     

FPGA设计中功耗的分析与仿真

FPGA的应用越来越广泛,随着制造工艺水平的不断提升,越来越高的器件密度以及性能使得功耗因数在FPGA设计中越来越重要。器件中元件模块的种类和数量对FPGA设计中功耗的动态范围影响较大,对FPGA的电源功耗进行了分析,并介绍了如何利用Altera公司的PowerPlay Early Power Estimator这一工具在设计前期尽可能准确地估计功耗并通过估计功耗对硬件设计进行优化选择。     

40nm FPGA的功耗管理和优势

随着工艺尺寸的减小,数字逻辑电路的漏电流成为当前FPGA面临的主要挑战.静态功耗增大的主要原因是各种漏电流源的增加.图1所示为随着更小逻辑门长度的技术实现,这些漏电流源是怎样随之增加的.此外,如果不采取专门的功耗措施,较大的逻辑电容和较高的开关频率也会导致动态功耗增大.     

Actel FPGA三种功率模式优化功耗

便携式产品向来对功耗要求十分苛刻,而且其生命周期越来越短,设计人员必须不断增加新的功能和复杂性,但却不能耗用更多的电池能量.面对苛刻的功耗要求,Actel公司推出了适合便携式产品应用的IGLOO系列FPGA.     

电信应用基于FPGA的功耗优化解决方案

引言 针对中心机房功耗越来越大的问题，某些电信运营商制定了采购设备功耗每年降低20％的目标。半导体是功耗问题的关键所在，其解决方法是重新设计芯片实施和交付方案，而最新一代FPGA可以说是主要的推动力量。通过采用基于40nm的半导体最新制造工艺以及创新方法来优化这些复杂的器件，设计人员能够在单芯片中集成更多的功能。这不但降低了总功耗，而且还可以降低后续工艺节点每一相应功能的功耗。     

FPGA的静态功耗分析与降低技术

FPGA已经被广泛用于实现大规模的数字电路和系统,随着CMOS工艺发展到深亚微米,芯片的静态功耗已成为关键挑战之一。文章首先对FPGA的结构和静态功耗在FPGA中的分布进行了介绍。接下来提出了晶体管的漏电流模型,并且重点对FPGA中漏电流单元亚阈值漏电流和栅漏电流进行了详细的分析。最后根据FPGA的特点采用双阈值电压晶体管,关键路径上的晶体管采用低阈值电压栅的晶体管,非关键路径上的晶体管采用高阈值电压栅的晶体管,以此来降低芯片的静态功耗。     

FPGA架构的功耗——低功耗FPGA设计的现在和将来

减少FPGA的功耗可带来许多好处,如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等.无损于性能的低功耗设计既需要有高功率效率的FPGA架构,也需要有能驾驭架构组件的良好设计规范.     

设计待机功耗低于1W的电源

在过去二十多年里，家庭和办公电子设备的数量与种类迅速增长。电子设备的复杂度和性能也在不断提升。增强的功能要求这些设备即使在用户关断电源的情况下，仍保持一定的功能性。以家用电视机为例，二十年前，电视机的关断机制通常是利用安装在音量控制轴上的旋扭，以旋转方式关断系统的电源。如今，这个开关已被遥控装置所替代。当然，当电源关断时电视机仍处于“启动”状     

五彩新宠物 iPod nano2

世界上最著名的“水果”公司（嗯，现在大家都这么称呼苹果公司）推出新一代的iPod已经有一段时间了，iPod nano二代也已上市，马上就是春节，相信有不少“水果迷”或是想成为“水果迷”的朋友都正在犹豫是不是出手买一台。这篇文章，也许能给你帮上忙。[编者按]