恶意后门代码审计分析技术

现有代码安全审计主要是关注语言自身的缺陷,即语言所包含的API函数的风险,无法理解软件源代码中逻辑和核心资产与外界的关系,更无法判断源代码中所存在的恶意后门代码,因此,外包开发团队或者恶意开发人员设置的后门代码将无法查找和定位。为了解决上述现有方案的缺点和盲点,在现有的代码安全审计的基础之上,结合最小攻击面和保护资产列表,分析所有受保护的信息资产与攻击面的关系,查找保护资产在系统内对所有代码元素的影响,并审查其相关路径,找出不期望的代码执行路径,从而达到定位恶意代码功能。识别恶意程序,降低源代码安全风险。     

木马及恶意网站播报

为更好地清除各种互联网上传播的病毒，保护各位读者的电脑安全，本刊特联合深受网民喜爱的互联网安全工具上网助手推出木马及恶意网站播报。     

肆意“洗白”木马、后门

杀毒软件及其周边的安全防护软件为何能够辨识出木马、后门及恶意程序，主要是通过其文件头分析出的“蛛丝马迹”来一锤定音的。如果清除那些带有明显木马标识的PE文件头信息，就可大大增加“穿墙过杀软”的几率，提升其存活率。1D．S．Tl PE头信息清除器”就是一款能实现此项功能的软件，下面将选择其汉化版为大家做以介绍。     

上网助手2005 木马及恶意网站播报

为更好地清除各种互联网上传播的病毒，保护各位读者的电脑安全．本刊特联合深受网民喜爱的互联网安全工具上网助手推出木马及恶意网站播报。     

卡巴斯基提醒网民警惕后门木马

近日,信息安全厂商卡巴斯基发布病毒播报,提醒用户注意一款恶意程序名为Trojan.Win32.Swisyn.dchp的后门木马。〈br〉 据悉,该木马运行后会创建名为“Windows Test 5.0”的服务使得木马可以随机启动。之后它会通过一系列“互斥量动作”以保证系统中只有其一个木马进程,并会创建线程连接g＊＊a.com,发送本机网卡信息,在接收监听黑客指令后,完成下载其它恶意程序,发动洪水攻击等攻击行为。     

抗随机数后门攻击的密码算法

迄今为止,大多数密码原语的安全性都依赖于高质量的不可预测的随机数.密码学中,通常用伪随机数生成器(pseudorandom number generator,简称PRNG)生成随机数.因此,密码算法中所用的PRNG的安全性将直接影响着密码算法的安全性.然而,近年来,越来越多的研究结果表明:在实际应用中,很多人为因素会导...     

网游玩家警惕后门木马

对于广大的网游玩家来说,账号被盗或者虚拟财产丢失可谓是一大"灭顶之灾"。而一些黑客们总是对玩家的这些宝贵财富虎视眈眈,通过各种手段想要非法获得账号信息或者直接盗取财产和装备。黑客们最常使用的手段就是通过木马来控制用户的计算机。最近,卡巴斯基实验室就截获到这样一种木马。     

典型木马后门伪装及检测清除术揭秘

随着网络的普及与发展，网络安全已经成为大众普遍关注的焦点。目前深受其害的已不仅仅局限于企业的局域网用户，也逐渐向普通的家用个人计算机蔓延。因为现在大多数拥有计算机的家庭，为充分发挥网络优势，基本都实施了与Internet连接。这些都为黑客的攻击提供了可乘之机。影响到计算机网络安全的因素很多，有人为因素，也有自然因素，但究其危害程度，又以人为“黑客”的攻击危害最大，有时更是防不胜防。[编者按]     

修改注册表对付病毒、木马、后门及黑客程序

在网络给我们的工作学习带来极大方便的同时,病毒、木马、后门以及黑客程序也严重影响着信息的安全。这些程序感染计算机的一个共同特点是在注册表中写入信息,来达到自动运行、破坏和传播等目的。以下是笔者在网上收集的,通过修改注册表来对付病毒、木马、后门以及黑客程序的方法,以保证个人计算机的安全。     

木马是如何盗取QQ密码的？

每天在网上转，总是关注一些安全方面的信息。这不，昨天上网的时候又发现这么个奇妙的东东。你要是招惹了它，那么在你不知不觉的时候，OICQ密码可能就被泄露出去了。更恐怖是，它会把密码发送到网上去，黑客可不用千辛万苦地到你的机器上捣鼓哦。今天要介绍的这个东东就是GOP(Get Oicq Password)。     

基于FPGA的雷达恒虚警模块的设计

恒虚警处理技术可以使雷达在保持较高发现概率的同时,降低虚警概率。为了提高机载雷达在杂波与噪声背景条件下发现目标的能力,针对复杂统计模型应用的局限性,提出了一种基于FPGA的恒虚警模块的设计思想,并在软件平台环境下,对设计方法的可行性进行了仿真验证。     

基于FPGA+DSP的雷达信号处理模块的设计

针对现代机载雷达信号处理系统的通用性、灵活性要求,提出了一种基于DSP+FPGA的雷达信号处理系统的设计方法。以机载PD雷达信号处理系统为例,给出了测试结果,完成的系统具有高可靠性和实时性。     

基于FPGA的屉式温度采集模块设计

针对多路温度采集的通用性与扩展性要求,设计了一种屉式温度采集模块,通过增减采集板卡的层数,可以方便地实现采集路数的修改.该模块以现场可编程门阵列(FPGA)为中心逻辑控制器,使用AD7621进行A/D转换,将采集到的模拟温度信号转换为数字信号传输到PXI机箱进行显示,以满足远程实时监测的需求.提出了一种使用查询ROM表的方式来进行模拟开关的通道切换,给软件设计带来极大方便;对于热电偶冷端温度不恒定造成的线性失真,使用K型热电偶专用的冷端补偿芯片AD8495,保证了测量的准确性.对温度采集模块进行测试,其采集精度达到±1％,证实了该设计的实用性与有效性.     

ZUC-256流密码轻量级硬件设计与实现

ZUC-256是由中国开发的一种应对于5G通信和量子计算机的流密码,该算法主要包含ZUC-256流密码和一种基于该流密码的完整性算法（EIA3）。本文设计了2种不同的ZUC-256流密码轻量级电路结构,以及1种基于ZUC-256流密码的EIA3算法结构。基于FPGA对设计的电路结构和算法结构进行实现,并进行了性能对比。对比结果表明：本文设计的2种电路结构最高达到了6.72 Gb/s的吞吐率,相较于现有的ZUC-256电路设计在速度上提高了45.24%;本文设计的2种电路相较于之前的ZUC-128占用资源更少,在面积上分别减少38.48%和30.90%;本文设计的EIA3算法结构仅用0.71 μs即可对128位的数据进行加密。     

基于ARM和FPGA的高扩展性超声检测模块设计与实现

介绍了一种以ARM和FPGA联合作为中央控制处理单元的4路超声探伤模块。给出了其整体结构方案,阐述了以4路超声模拟信号为一组的多路超声探伤模块硬件扩展的设计思路和实现方案,讨论了FPGA对高速LVDS数据的采集、处理、时序同步功能的实现,ARM与FPGA之间总线接口的实现,ARM嵌入式系统功能以及网络通信功能的实现。实际应用表明,该功能模块能达到预期的设计要求,并能方便地实现硬件扩展。     

基于FPGA的1553B通信模块的设计

提出一种将FPGA与PowerPC芯片结合,实现MIL-STD-1553B通信模块的技术方案。详细讨论了该系统的结构、1553B总线协议在FPGA上的实现以及系统的软件结构等关键技术。该系统方案与采用专用的协议芯片实现1553总线接口的方法相比,具有更灵活、成本更低、可移植性好等特点。     

基于限定令牌的木马防护系统设计

在研究木马的攻击模式、种植方式和Windows安全机制的基础上,通过对当前木马检测技术的弱点分析,提出了一种基于限定令牌的木马防护系统。该系统从构建工作环境控制着手,实现程序运行审核机制,变查杀为抑制,抑制木马的运行及攻击行为的实施。并重点介绍了进程环境控制模块、服务管理模块、注册表监控模块和异常诊断模块的设计。最后,通过实验验证了该系统的可行性和有效性。     

一种基于FPGA的CPU设计

基于现场可编程（FPGA）技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在OuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能。通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于FPGA的CPU设计方法,并通过初始化程序进行验证,实现了基于FPGA的CPU功能,表明基于FPGA技术在设计CPU核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性。     

Multi-resource scheduling for FPGA systems

In modern cloud data centers, reconfigurable devices (FPGAs) are used as an alternative to Graphics Processing Units to accelerate data-intensive computations (e.g., machine learning, image and signal processing). Currently, FPGAs are configured to execute fixed workloads, repeatedly over long periods of time. This conflicts with the needs, proper to cloud computing, to flexibly allocate different workloads and to offer the use of physical devices to multiple users. This raises the need for novel, efficient FPGA scheduling algorithms that can decide execution orders close to the optimum in a short time. In this context, we propose a novel scheduling heuristic where groups of tasks that execute together are interposed by hardware reconfigurations. Our contribution is based on gathering tasks around a high-latency task that hides the latency of tasks, within the same group, that run in parallel and have shorter latencies. We evaluated our solution on a benchmark of 37500 random workloads, synthesized from realistic designs (i.e., topology, resource occupancy). For this testbench, on average, our heuristic produces optimum makespan solutions in 47.4% of the cases. It produces acceptable solutions for moderately constrained systems (i.e., the deadline falls within 10% of the optimum makespan) in 90.1% of the cases.     

基于FPGA的飞机机电系统通用接口单元的研究

针对机载机电系统远程数据采集与控制的接口问题,设计了一种基于FPGA的机电系统通用接口单元.采用“FPGA+微处理器+开关矩阵”的硬件架构,利用FPGA并行的硬件模块以及可重构性,实现了机载子系统的功能分配以及故障诊断与重构;利用开关矩阵对任意通道的桥接功能,实现了机载信号到调理电路的灵活切换.研究了通用接口的设计思想、体系结构,重点讨论了模块化设计、FPGA重构、开关矩阵配置等关键技术.实验结果表明,该通用接口单元速度快、可靠性好、配置灵活,具有一定的通用性和扩展性.