DSP和MCU的集成处理器——ZSP neo数字信号处理器架构及指令集简介

当今集成电路设计已经进入SOC时代,于是各公司针对自己的设计需求挑选一款性价比较高的处理器作为内核是一件非常重要的事情。下面将介绍一款集成了DSP和MCU功能的处理器ZSP neo。ZSP neo是一类新型的处理器,它在一个的内核中集成了DSP和MCU的功能。对于那些需要比现有8位微控制器更高的控制处理性能,而又无需32位微控制器的对成本敏感的应用来说,ZSP neo是一个理想的选择。ZSP neo针对其性能要求采用了相应的架构:采用基于RISC的架构:处理器具有静态分支预测功能;所以程序员设计程序时无需考虑跳转延时。采用了Load-St ore架…     

嵌入式可重构DSP处理器的指令译码器设计

在对我们研发的代号为CoStar的嵌入式可重构32位DSP(Digital Signal Processing)处理器的结构作简要介绍的基础上，着重阐述了其指令译码器的设计。文章的重点放在我们提出的一些新颖的设计思想上：为支持CoStar的复杂流水线、SIMD(Single Instruction stream over Multiple Datastreams)和可重构而采用的相对集中的分布式译码、多模式指令复用等技术；为降低译码器的面积和功耗而采用的嵌套式的分类译码、类型合并、译码预判、信号合并等技术。     

满足各种嵌入式应用性能要求的嵌入式处理器

NiosⅡ系列软核处理嚣是Altera的第二代FPGA嵌入式处理器。NiosⅡ在StratixⅡ系列高性能FPGA中的性能超过200DMIP,能够满足各种嵌八式应用的性能要求。NiosⅡ系列包括三种产品——快速、经济和标准,每种产品都为特定的价格和性能范围进行了优化。所有这三种核都使用同样的指令集架构(ISA),具有100％二进制代码兼容性;NirasⅡ处理器能通过QuartusⅡ开发软件中的SOPC Builder汞统开发工具添加到设计者的系统中。     

高性能通用数字信号处理器指令分配

介绍了一种高性能通用数字信号处理器(DSP)指令分配技术及硬件实现方法,该技术是BWDSP100——中国第一款从指令集、体系结构到设计实现都完全自主的通用信号处理器的内置关键技术,主要解决总线分配与占用的问题。其功能是将接收到的各种不同的指令分配到相应的运算处理单元,或者将指令需要传输的数据分配到数据传输通道。文章对实现方法步骤进行了详细说明,最后给出了仿真实验结果,该技术在DSP器件内部高度集成的实用电路中真实可行。     

CNP888网络音频矩阵处理器

DigiSpider公司的“CNP888网络音频矩阵处理器”集成SHARCDSP处理器，支持40位精度的浮点运算，内建全部的音频DSP算法模块包括各种滤波器、均衡器、混音器、路由器、动态处理器、信号产生器、反馈抑制、回声消除、智能混音器、音量仪表等。     

专用指令集处理器设计的架构性研究

今日的半导体行业受到快速增长的智能消费设备市场的推动。这些产品具有功能丰富,多感官,无线互联,永久在线,以及绿色环保的特征。传统的SoC设计方法是基于一个或多个嵌入式微处理器内核(如ARM)的运用,辅之以硬连线加速器。但是,为了应对新一代设备的灵活性要求,加速器需要具备软件可编程性。这种趋势要求增加专用指令集处理器(ASIP)的应用,使得SoC转变为异构多核平台,提供大量的多线程并行。在这种平台上,每个内核是专门针对一组任务的一个ASIP(图1)。     

从ARM体系看嵌入式处理器的发展

文章介绍了ARM体系的发展历史，它的指令集特点，程序模型和利用ARM体系处理器的软件开发和硬件调试过程。同时从ARM体系，我们也可以看到RISC在嵌入式处理器领域的优势所在，以及它们将来必然在SOC（系统芯片）中获得广泛应用。     

32位SPARC嵌入式处理器的设计及应用

本文阐述了32位嵌入式处理器S698的设计、实现及其应用设计，并着重介绍了S698处理器芯片的体系结构、功能、片上外设配置，以及S698处理器的芯片开发系统和应用开发系统；本文也简述了基于S698处理器的Compact PCI系统板的应用设计。     

可扩展处理器的自定义指令自动识别综述

近年来,可扩展处理器越来越多地应用于嵌入式系统当中.在可扩展处理器周围使用自定义指令能够保证一定的灵活性,同时也能很好地满足嵌入式应用对高性能和低功耗的需求.自定义指令自动识别是可扩展处理器设计中的关键问题之一.针对可扩展处理器的应用领域和发展趋势,介绍近年来自定义指令自动识别的研究进展;在此基础上,对于自定义指令识别涉及的关键步骤：中间表示生成、自定义指令枚举、自定义指令选择和代码转换,分别进行总结和归纳,分析不同方法的优点和难点;按照不同应用领域,对可扩展处理器的应用进行了总结和分析;最后展望了自定义指令自动识别的未来发展趋势和研究方向.     

GISEES:面向嵌入式系统的扩展指令集自动产生方法

 面向应用的指令集处理器通过增加扩展指令可有效提升处理器的性能,满足上市时间要求.然而为嵌入式系统定制扩展指令需解决以下3个问题:设计空间随应用复杂度的增加指数增加,有限的片上资源限制了扩展指令的数量和复杂度,现有指令集扩展算法复杂度高难以在嵌入式系统上运行.本文提出了一种快速的指令集扩展方法GISEES.该方法以应用的典型操作为中心产生扩展指令以裁剪了设计空间,并采用基于最大公共等价子串的资源共享策略减少资源开销和插入的多路选择器的数量.实验结果表明,该方法具有线性复杂度,可产生效率更高的扩展指令,更适合为嵌入式系统定制高效的扩展指令.     

嵌入式音频处理器中DMA控制器的设计

高性能的DMA控制器是音视频等多媒体处理器的重要组成部分。通过分析DMA控制器在嵌入式音频处理HiPAP中担负的数据传输任务及数据特点,设计了面向AMBA AHB总线的双通道高性能的DMA控制器。在FPGA平台上的实际运行结果显示,该DMA控制器的数据传输性能比使用CPU至少提升了45%。     

基于DSP处理器的MP3解码器的优化

音频格式MP3（第三层）是现在非常流行的一种数字音频压缩技术，适应于微小的移动设备，如MP3播放器和手机等。它们内置的解码器大多或者是基于DSP，或者是RISC处理器，虽然基于汇编语言的解码程序已经很成熟高效，但是不方便移植。文中提出的优化解码程序是基于标准C语言的，只要添加不同类型的DSP头文件，就可以移植应用。已经成功解出MP3（44．1kHz，128kbps），并且满足国际音频组要求的限制精度。     

基于JTAG接口的DSP内嵌调试器设计

介绍了基于JTAG协议的高性能DSP处理器内嵌调试器的设计.对调试系统的总体架构、JTAG接口到功能模块的实现进行了详尽的阐述.该调试器可应用于高性能DSP处理器TUP的调试工作中,具有良好的参考价值.     

基于X86平台的ARM指令集模拟器的设计

随着嵌入式系统软件的发展,以及嵌入式应用在各个行业的普及,嵌入式系统开发已经被越来越多的人所关注。目前,嵌入式软件更新频率快,因此要求开发者在短期内能开发出具有针对型的应用程序,然而嵌入式系统运行环境往往是用户制定,并且运行在特定的硬件环境中。常规的软件开发方法往往导致嵌入式系统开发效率低下,同时大幅提高了开发成本。因此,实现对嵌入式系统硬件环境的仿真能有效提高嵌入式系统开发效率。本文针对此问题,结合现有ARM体系架构和指令集模拟器实现原理,提出了一套基于X86平台的ARM指令集模拟器的设计方案。     

媒体处理器TM1300上语音压缩算法G.729A的优化

描述了媒体处理器TM1300的体系结构，详细论述了TM1300上语音压缩算法G．729A的优化方法，该方法可以满足实时处理的要求，也适用于语音编码算法G．723．1，G．728，G．729和图像压缩算法H．261，H．263等。     

网络处理器的分析与演进

文章从网络处理器的出现首先分析了网络处理器具备的基本功能特性,接着介绍了网络处理器体系结构的演进过程,在文章的最后部分对当前市场上的主流产品作了一个大概的介绍,并对网络处理器今后的发展作了简单的描述.     

MD16:基于特定RISC规则的16位DSP处理器

为达到最佳的应用性价比,一个重要思想就是把RISC和DSP的优点融合在一个平台上,但是目前这方面工作侧重以RISC结构为基础构建RISC-DSP混合型处理器。与此对比,本文提出了一种以DSP为基础并辅以若干RISC特性的处理器构造思想。这种思想表现在体系结构设计上为采用局部类RISC同质寄存器结构来优化指令编码、采用基于二维扩展LAOD/STORE寻址机制来增强寻址能力;表现在微结构设计上为采用类RISC四级流水线来降低控制、数据相关性,同时由于基于寄存器的运算操作和扩展的LOAD/STORE寻址操作功能正交,因此又可采用指令内并行机制来提高运行效率。芯片采用SMIC 0.18μm6层CMOS工艺加工,在核心电压1.8V情况下,其可工作在0～162MHz,此时功耗为1.1mW/MHz。     

基于差分进化和贪心策略的自定义指令选择算法研究

 本文针对常见启发式算法中忽略指令与指令实例区别的问题,改进了一个已有启发式算法GreedyHeur:根据指令实例的启发式函数值得出相应指令的权值,并根据指令的优先级关系以贪心策略进行指令实例选择.针对启发式算法无法找到最优解的问题,本文引入基于群体搜索的差分进化算法,并结合贪心策略,提出了ISDE(Instruction Selection Based on Differential Evolution)算法.ISDE算法通过简单的编码和高效的适应度评价机制,快速地迭代搜索最优指令组合.实验结果表明,GreedyHeur和ISDE算法能快速有效地找到比已有启发式算法更优的候选指令组合.     

基于片上系统的实时红外图像处理器设计

提出了一种适合红外热像仪的基于FPGA片上系统（SOPC）的图像处理器设计方案,即FPGA片上逻辑处理+NIOS Ⅱ软核CPU+DSP内核的处理架构。综合了三种主流核心处理器的优势,具备很强的处理能力;并且集成在一个芯片内部,有利于高速实时地图像处理功能实现。本设计在实际工程应用中得到了良好的使用效果。     

面向椭圆曲线密码的处理器并行体系结构研究与设计

在研究椭圆曲线密码算法的处理特征以及有限域层上的并行调度算法基础上,采用指令级并行和数据级并行方法,提出了面向椭圆曲线密码的并行处理器体系结构模型,并就模型的存储结构进行了分析。基于该模型实现了一款验证原型,在FPGA上成功进行了验证测试并在0.18μm CMOS工艺标准单元库下进行逻辑综合以及布局布线。实验证明提出的并行处理器体系结构既能保证椭圆曲线密码算法应用的灵活性,又能够达到较高的性能。