一种基于FPGA的神经网络的实现

本文介绍了一种用 FPGA 实现神经网络的方法。它利用 FPGA 器件的可重构计算特性,把BP 算法分成三个执行阶段并顺序配置到 FPGA 中执行。这种方法有效地提高了 FPGA 硬件资源的利用率     

基于FPGA的人工神经网络实现方法的研究

基于FPGA的神经网络实现方法已成为实际实时应用神经网络的一种途径.本文就十多年来基于FPGA的ANN实现作一个系统的总结,例举关键的技术问题,给出详细的数据分析.引用相关的最新研究成果,时不同的实现方法和思想进行讨论分析,并说明存在的问题以及改善方法,强调神经网络FPGA实现的发展方向和潜力及提出自己的想法.另外,还指出基于FPGA实现神经网络存在的瓶颈制约,最后对今后的研究趋势作出估计.     

基于可重构核的FPGA电路设计

电路系统的自适应性、紧凑性和低成本 ,促进了在嵌入式系统中软硬件的协同设计。在线可重构FPGA不仅可以满足这一要求 ,而且在可编程专用电路系统设计的验证及可靠性等方面有着良好的应用 ,文中介绍了可重构 FPGA的实现结构及评估方法 ,提出以线性矢量表征可重构 FPGA及其可重构核的研究模型 ,以及基于可重构核的模块化设计 ,认为面向分类的专用类可重构 FPGA应当是现阶段可重构 FPGA的研究主题。     

基于BP神经网络的仿真线设计及其FPGA实现

该文提出了一种采用BP神经网络实现仿真线的方法。首先采用遗传算法优化神经网络结构,用离线训练后的BP神经网络逼近传输线的传递函数,然后用STAM算法以较少的存储空间实现BP神经网络的激励函数近似,进而用FPGA和D/A转换器进行硬件实现。文中基于FPGA对长度为10000m,特性阻抗为55的同轴电缆进行了仿真线的硬件实现,实验结果验证了该方法的有效性。该方法可以推广到传递函数未知的传输网络的仿真应用中。     

一种高性能并行计算架构的FPGA实现

针对传统的现场可编程门阵列（Field Programmable Gate Array,FPGA）开发方法效率低、不能充分利用芯片逻辑资源等问题,提出了一种高性能并行计算架构。设计了统一的软件、硬件编程模型,并提供FPGA操作系统层级的支持,将部分可重构技术应用于硬件线程的开发,使该架构具备资源管理和复用的能力。同时还设计了软件、硬件协同开发的流程。在开发板ZC702上进行了设计验证,评估了架构的额外资源消耗情况,并以排序算法为例展示了该架构多线程设计的灵活性。     

一种新的图像处理系统的研究

针对当前图像处理系统存在的处理性能和系统灵活性等问题,提出了一种采用可重构技术和图像并行处理技术实现的图像处理系统。研究了动态可重构技术理论及可重构系统的特点,并且研究了图像并行处理系统的设计及算法实现的方法,分析了目前图像处理系统中存在的问题,利用FPGA(Field)可以多次重复配置的特性,设计了可重构图像并行处理系统。同时,在研究了分布式算法的基础上,实现了图像处理算法。设计了采用多IP核实现图像并行处理系统。系统可以根据计算任务的不同,并同时考虑到并行处理系统负载平衡性,设置不同的计算节点数量,达到了既能够满足系统的需求,又可以节约硬件成本的效果。通过实验,验证了系统的可行性。     

基于FPGA的动态自重构系统原理与实现

现场可编程门阵列(Field Programmable Gate Array,FPGA)提供了强大的可编程接口,支持灵活的现场可编程能力。动态可重构设计方法可以在尺寸、重量、功率和成本等方面优化传统的FPGA应用。目前控制、存储和接口组成的动态可重构实现系统,虽然可以实现对FPGA的动态可重构,但需要额外增加多个器件,反而使FPGA应用系统更加复杂。基于动态可重构原理,提出了一种动态自重构系统的原理和实现方法。该方法通过在静态逻辑中添加自重构模块,对自身可重构分区进行功能修改,从而实现对自身的动态重构。设计了两种LED灯的闪烁方式模块,实验结果证明:通过自重构技术,可以实现这两种闪烁方式的切换,证明了自重构技术的可行性。     

基于FPGA的RBF神经网络的硬件实现

介绍了RBF神经网络,并采用CORDIC算法实现了其隐层非线性高斯函数的映射。同时,为缩减ROM表的存储空间并提高查表效率,本设计还采用了基于STAM算法的非线性存储。最后,以Altera公司开发的EDA工具QuartusⅡ作为编译、仿真平台,采用Cyclone系列中的EP1C6Q240C8器件,实现了RBF神经网络在FPGA上的实现,并以XOR问题为算例进行硬件仿真,得出仿真结果与理论值一致。     

基于CORDIC的一种高速实时定点FFT的FPGA实现

本文论述了一种利用CORDIC算法在FPGA上实现高速实时定点FFF的设计方案。利用CORDIC算法来实现复数乘法，与使用乘法器相比降低了系统的资源占用率，提高了系统速度[1]。设计基于基4时序抽取FFT算法，采用双端口内置RAM和流水线串行工作方式。本设计针对256点、24位长数据进行运算，在XilnxSpartan2E系列的xc2s300e器件下载验证通过，完成一次运算约为12μs，可运用于高速DSP、数字签名算法等对速度要求高的领域。     

基于FPGA的脉冲神经网络模型设计与实现

现有的脉冲神经网络模型软件模拟通常具有处理速度慢、功耗高的缺点,同时利用硬件电路实现则具有开发难度大、灵活性差的缺点.为了探索合理实现脉冲神经网络模型的途径,在己有研究成果的基础上综合考虑两种方案的优缺点,提出了利用软件库模拟脉冲神经元数学模型以及网络的拓扑结构、并将网络运行时的关键计算任务以计算内核的方式交由基于OpenCL的FPGA并行计算的新思路.主要工作为:使用模块开发方式对脉冲神经网络软件开发库和OpenCL开发库进行了扩展、并将软件开发库中的重要模块重构成FPGA计算内核,使得软件开发库能够调用FPGA执行计算任务,最终达到利用两个库构建运行网络模型时能够同时满足易于开发、灵活性高、处理速度快、功耗低等要求的目的.基于MNIST图像数据集的图像分类实验表明,同一网络模型拓扑结构下,与在GPU上的软件模拟相比,提出方案的图像分类准确率并没有下降,同时以略微牺牲运行性能为代价,参考功率降低了约63.6%.     

一种可配置的CNN协加速器的FPGA实现方法

针对卷积神经网络中卷积运算复杂度高而导致计算时间过长的问题,本文提出了一种八级流水线结构的可配置CNN协加速器FPGA实现方法.通过在卷积运算控制器中嵌入池化采样控制器的复用手段使计算模块获得更多资源,利用mirror-tree结构来提高并行度,并采用Map算法来提高计算密度,同时加快了计算速度.实验结果表明,当精度为32位定点数/浮点数时,该实现方法的计算性能达到22.74GOPS.对比MAPLE加速器,计算密度提高283.3%,计算速度提高了224.9%,对比MCA（Memory-Centric Accelerator）加速器,计算密度提高了14.47%,计算速度提高了33.76%,当精度为8-16位定点数时,计算性能达到58.3GOPS,对比LBA（Layer-Based Accelerator）计算密度提高了8.5%.     

一种优化前馈神经网络算法

神经网络由于其非线性处理能力强，性能稳定等特点得到了广泛应用和研究。主要应用于模式识别、信号处理、知识工程、专家系统、优化组合、机器人控制等。神经网络中使用最为广泛的就是前馈神经网络。其网络权值学习算法中影响最大的就是误差反向传播算法（back—propagation简称BP算法）。BP算法存在局部极小点，收敛速度慢等缺点。基于优化理论的Levenberg-Marquardt算法忽略了二阶项。该文讨论当误差不为零或者不为线性函数即二阶项S（W）不能忽略时的Hesse矩阵的近似计算，进而训练网络。     

基于BP神经网络的飞行控制系统设计及FPGA实现

针对无人机自主飞行的需求,设计并实现一种基于BP神经网络的飞行控制系统.系统采用模仿学习的方法,让飞行员在飞行模拟器中演示需要神经网络学习的任务,并在演示中捕获训练数据集,然后神经网络通过这些数据集自动生成无人机飞行控制模型.针对飞行控制系统的嵌入式应用需求,提出一种基础运算单元模块化的方法,将飞行控制系统包含...     

基于FPGA的可重构测速模块设计

光电编码器以其高精度和高可靠性而被广泛用于各种位移、角度测量的场合。已经有很多测量的方法出现。提出一种嵌入式系统可重构系统设计的方法，把光电编码器测速检测作为模块嵌入系统中。并且基于这种方法设计了一个控制系统，充分利用了FPGA的高速可重构特性。最后给出了一些FPGA的仿真结果验证。     

基于FPGA的动态可重构系统设计与实现

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点.基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用.介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构.这种实现方法具有较强通用性和适于模块化设计等优点.     

一种改进MUSIC算法的FPGA实现

MUSIC[1]算法具有很高的分辨力、估计精度及稳定性,但是由于需要对采样协方差矩阵进行特征分解,运算量巨大,难以利用FPGA实时实现。通过对等距线阵特点及MUSIC算法的研究,发现可以利用局部协方差矩阵构造信号子空间,进一步得到噪声子空间进行谱峰搜索,从而大大降低了算法的复杂度,计算机仿真验证了该算法的有效性。利用FPGA对该算法进行了硬件实现,测试的估计精度和实时性良好,对工程应用具有重要的指导意义。     

一种基于重构的FPGA远程更新方法

针对仅使用FPGA作为处理芯片的产品,介绍一种基于重构的FPGA远程更新方法,通过采用大容量Flash、MicroBlaze软核、TCP/IP网络技术、IPROG命令,无需额外的微处理器辅助即可完成FPGA逻辑远程更新功能。采用远程更新程序配置文件和用户业务配置文件分离设计,在使产品具备远程更新功能的同时不占用用户业务逻辑资源,适用于小型化、高集成化设备。     

一种适用于FPGA的实现的盲均衡算法

本文提出一种适用于PAM和QAM调制信号的主副抽头分别调整变步长的盲均衡算法,并使用Altera公司的FPGA器件实现,理论分析和计算机模拟表明此盲均衡算法的收敛性能及误码性能均优于CMA算法,是一种很实用的均衡算法。     

一种基于改进型游程编码的FPGA动态重构方法

在分析传统FPGA动态重构方法性能缺陷的基础上,创新性的提出了基于改进型游程编码的FPGA动态重构方法,并详细介绍了该方法的设计实现。与传统FPGA动态重构方法对比测试结果表明,基于改进型游程编码的FPGA动态重构方法不仅可以显著提高FPGA动态重构的速度,而且可以降低对程序存储器容量要求。目前,该技术已在重大工程项目中得到应用。