SM3算法硬件实现研究与应用

伴随现阶段运用SM3密码杂凑算法的应用不断增加,执行速度和实用效率越来越无法满足用户大数据量实时处理的需求。为了进一步满足大数据时代的安全需求以及提高该算法的硬件效率,本文结合SM3算法特性利用硬件描述语言Verilog对其进行高效的FPGA硬件设计,并利用Xilinx公司软件开发套件进行综合仿真验证,设计相应的接口与驱动软件。最后在ARM和FPGA联合处理平台利用我们设计的SM3完整性认证IP模块,完成对实时视频完整性验证的实际测试。与纯软件实现相同功能相比,时钟仅为100 MHz的情况下,吞吐量提升了2倍以上,大大提升了SM3算法的执行效率,解决了现阶段实时视频认证的难题。     

基于FPGA的CPRS混沌加解密算法高效实现

分析了基于改进型单向耦合环状迭代点阵系统(IOCRML)的CPRS混沌加解密算法的原理,并在此基础上对该算法的硬件实现方法进行研究,用硬件设计语言(VerilogHDL)描述了该算法的基本过程和结构,完成了该混沌流密码的硬件加解密模块的设计。仿真后下载到FPGA,实际测量结果表明,系统的加解密速度达200Mbps,达到了实现以太网实时视频加解密的设计要求。     

基于FPGA的UART设计与实现

为适应通信系统的全数字自动化控制和硬件逐渐向软件化发展的趋势,提出了一种基于FPGA(现场可编程逻辑门阵列)的UART设计与实现方案。整个UART模块采用Verilog HDL硬件描述语言进行编写,其中接收和发送模块采用有限状态机来完成,并在ISE环境下进行综合建模仿真,给出各个子模块和总模块的仿真时序图以及综合生成的RTL图。同时利用Xilinx公司的FPGA开发板对程序进行下载运行调试,结果表明整个UART模块运行稳定可靠,较好地实现了数据之间的并行和串行转换,达到了预期的设计要求。     

基于TMS320C6455的目标跟踪系统设计与实现

介绍了一种基于高速处理芯片TMS320C6455和FPGA架构的目标跟踪系统。该系统以DSP与FPGA为主体设计一套图像处理设备,利用局域熵算法来实现简单背景下小目标的跟踪。FPGA采用Xilinx公司生产的XC5VSX95T ,用来对原始图像数据进行预处理。DSP芯片采用TI公司生产的 TMS320C6455,通过局域熵算法对预处理后的图像进行实时跟踪并且将目标信息返回FPGA。FPGA获得跟踪结果后,将目标信息与原图像叠加,通过显示器将图像结果进行显示。局域熵算法经过优化后,目标检测跟踪时间大大缩短,满足硬件系统实时性的要求。     

基于FPGA的HEVC网络适配层单元实现

网络适配层主要负责将编码之后的视频数据进行一定规则的封装和修改,是高效视频编码标准HEVC(High Efficiency Video Coding)中连接编码和网络传输的重要部分。随着网络环境多样化以及低延迟视频应用的需求越来越大,在软件平台上封装、修改以及拷贝码流会给系统带来较大的延迟。并且,在已有的硬件编码器中,如果使用软件实现网络适配层单元,会导致无法和熵编码模块中非固定周期所到达的字节周期上匹配。因此基于FPGA实现网络适配层显得至关重要。本文对网络传输层单元NALU(Network Abstraction Layer Units)提出了一种新的硬件设计方法,该方法充分发挥FPGA(Filed Programmable Gate Array)高速处理数据的优势,实现了在时序上和编码以及传输系统模块相匹配。实验结果显示,将本文基于FPGA的网络适配层所编出来的码流与HEVC参考软件HM16.7编码所得到的码流验证为一致。     

基于Xilinx FPGA的电力谐波检测的设计

凭借FPGA可并行计算的优势,FPGA已成为实现DSP的主流平台之一。Xilinx公司推出了专门针对实现DSP的设计软件——System Generator。本文采用该软件,提出了一种针对Xilinx FPGA实现谐波检测的模块化的设计方法,并在Spartan3A DSP开发平台上进行了硬件联合仿真验证。     

基于FPGA的图形化编程方法设计

针对传统的直接对图像处理算法进行FPGA编程存在的诸多问题,设计了一种基于System Generator图形化编程工具对图像进行处理的方法。采用Xilinx公司的图形化编程工具System Generator,在MATLAB上对编写的局部自适应二值化图像处理算法模块进行仿真验证,然后调用MATLAB软件下的Simulink平台对算法进行建模并进行验证,成功后封装成可视化模块并分类建库,最后通过调用ISE软件下的System Generator工具将对应的模块转换成HDL语言并在FPGA开发板上进行验证。设计实现了局部自适应二值化图像处理算法的建模与实现,并通过Simulink和ISE平台的仿真验证了其正确性,完成了预期的目标。     

基于FPGA的遥感相机多模式数传转接电路设计

为满足遥感相机视频处理电路的测试需求,研究并设计了一种遥感相机数传转接电路,对视频处理电路处理过的不同模式的图像数据进行格式转换,再通过Cameralink接口与上位机进行图像数据传输并实时成像,同时系统采用乒乓操作提高图像数据的传输速率。主要描述系统的主要组成和FPGA模块化设计的实现方法。以Xilinx公司XC2V型号FPGA为核心,采用VHDL语言实现图像数传转换的逻辑设计,利用RS232接口接收上位机指令实现不同模式图像信号的选择输出,对不同模式的图像信号进行格式转换。实际应用表明,本系统成像结果准确,具有较好的灵活性,能够满足多种遥感相机视频处理电路的测试需求。     

基于Catapult C Synthesis的图像校正算法设计

为解决遥感相机在运动过程中的抖动造成的图像位置偏移问题,提出了一种实时图像校正算法。由于在FPGA中采用HDL进行算法设计难度大、开发周期长,故设计中采用了C语言进行算法设计,然后借助Calypto公司的Catapult C Synthesis工具将抽象的C设计转换成硬件RTL代码。在Catapult C Synthesis中对设计的算法进行了C/C++、RLT协同仿真测试,并在Xilinx XC5VLX110T型FPGA上进行了验证。仿真测试及硬件验证结果表明,采用Catapult C Synthesis设计的算法在时序、性能方面均满足设计要求,能够对偏移的图像进行实时校正。     

红外小目标实时检测硬件系统设计与实现

设计并测试了红外小目标实时检测硬件系统。系统采用FPGA＋DSP的结构,以提高实时性。FPGA完成图像的部分预处理和缓存,DSP实现视频编解码器的控制、数据快速搬移存储与处理,并通过实验验证系统性能。     

Design exploration of efficient implementation on SoC heterogeneous platform: HEVC intra prediction application

The relationship between CPU and hardware accelerator is critical especially in some systems that require intensive tasks and large amount of data to deal with such as video coding systems. This cooperation provides significant improvements in run‐time speed and power consumption. As software (SW) and hardware (HW) solutions provide better flexibility and performance, HW/SW implementation has emerged as a more efficient and desirable methodology for real‐time implementation. In order to evaluate different implementation methods (SW) and (HW/SW) in terms of power consumption, run‐time and area cost, we choose the Xilinx Zynq‐based FPGA as a target to perform some hardware acceleration tasks. In this case, we choose to accelerate the intra prediction block because it is one of the most complex modules defined in the high efficiency video coding decoder chain. Experimental results show that HW/SW accelerations are more than 50% improved in term of run‐time speed relative to SW modules. Moreover, the power consumption of HW/SW designs is saved by nearly 80% compared with SW cases. Copyright © 2016 John Wiley & Sons, Ltd.     

压缩机噪声的主动噪声控制系统研究

主动噪声控制系统是运用声学干涉相消的理论,由自适应算法对参考噪声进行处理来产生抗噪声信号。本文针对燃气站压缩机在中低频段具有声压级高且难以抵消的问题,首先对压缩机噪声进行时频分析,然后提出了一种基于自适应IIR的主动噪声控制系统,该系统由两个参数可调的数字滤波器和相对应的自适应算法组成。最后利用Xilinx FPGA作为系统的核心控制模块进行系统的硬件设计。实测结果表明该方法在中低频段降噪效果可达20dBA,系统收敛速度为30us,且消耗更少的硬件资源。     

基于SOPC的家居安防视频监控系统的设计

提出了以NiosⅡ软核处理器为核心,利用SOPC技术构建网络硬件平台,采用TCP/IP协议栈实现信息数据网络化传输的家居安防视频监控系统的设计方案。详细分析了系统的功能需求,确定了系统总体设计方案;对系统主要功能模块的设计、配置进行了分析,给出了部分电路的具体实现方法;提出了利用uClinux开放的TCP/IP协议代码实现信息数据网络化传输的方法,分析了图像采集部分的软件设计,给出了相应的设计流程。采用SOPC方案进行系统设计,充分利用了FPGA的可编程性,整个开发过程变得灵活方便;以嵌入式操作系统uClinux作为软件平台,图像的采集和网络传输更为稳定可靠。     

基于PCI总线的软件无线电数字信号处理系统

软件无线电由于其硬件结构通用、功能灵活、软件改进和升级方便等优点,成为未来移动通信发展的关键技术之一.本文介绍了一种基于PCI总线的软件无线电数字信号处理系统硬件实验平台的设计方案,讨论了硬件实验平台各部分的组成,具体器件的选型以及各部分硬件电路的设计.平台上使用了TI公司的TMS320C6713B浮点DSP和ALTERA公司的Cyclone系列FPGA,能够实现高速的数据处理和软件的可重配置.主机与平台之间通过PCI总线实现高速的通信.实验表明,该平台具有很强的通用性和灵活性,可以直接应用于软件无线电系统,市场前景较为广阔.     

Turbo译码器滑动窗的改进及其FPGA设计

针对Turbo译码算法的硬件实现进行了研究,在综合分析目前Turbo译码器硬件实现优缺点的基础上,提出了一种基于FPGA的滑动窗硬件实现算法新结构,对存储、时延、硬件消耗等细节做了一系列优化,并在Xilinx的XC3S1500 FPGA上实现。仿真结果表明,该算法结构在降低时延、保证码性能的基础上减少了硬件消耗。     

基于求模运算的旋转变压器解码算法的研究

文中提出了一种基于求模运算的旋转变压器解码算法并进行了研究。首先分析了旋转变压器求模运算解码算法的原理,给出了转角的正弦、余弦函数和转速的计算方法。然后在CORDIC算法基础上简化了求模运算,提高了FPGA求模运算的速度和减少硬件实现的资源量。接着旋变解码算法进行了FPGA纯硬件实现,即基于Quartus II平台用Verilog实现语言编程。最后利用Modelsim软件验证了该设计模块的可行性和正确性。通过与基于转子位置角进行解码的方法进行相比,证实了本文所提出的对旋变信号进行基于求模运算的解码方法不仅可以简化永磁电动机矢量控制系统的硬件和软件,而且可以提高控制的实时性。     

基于PCIE接口的高速数据传输系统设计

针对PCIE接口在数据传输方面的应用,设计了一种基于Xilinx FPGA的PCIE接口的高速数据传输系统。该系统采用FPGA集成的PCIE硬核,在Windows 7系统下利用WinDriver开发了PCIE设备驱动程序,同时利用DDR3 SDRAM对传输过程中的数据进行缓存,使用Verilog硬件描述语言实现DMA方式来完成上位机和FPGA板卡之间的数据传输。在Xilinx VC707开发板上进行了验证,实际测试结果显示,在单次传输的数据大小为8 MB的情况下,x1通道的PCIE系统的DMA读和写速率分别可达到154 MB/s和169 MB/s,能满足实际应用在数据传输过程中的可靠性及高效性的要求。