电力系统故障恢复Petri网模型的硬件实现

应用Petri网络法描述电力系统故障恢复过程,并利用数学规划方法将数学描述和数学推理计算引入电力系统故障恢复控制领域,为实时决策提供必要的条件,具有较高的应用价值。但在Petri网络的实际应用中,由于软件实现过程存在许多问题,如软件项目和复杂度很大、控制周期较长、管理需求变化因素大等,因而限制了Petri网的应用范围。文章采用硬件电路设计并实现电力系统故障恢复的Petri网模型,实现了硬件设计的“软件化”,其优点是结构灵活,通用性很强,系统容易维护和扩展。文章通过分析Petri网的拓扑结构,利用高速硬件描述语言(VHDL)为该Petri网模型进行程序设计,采用现场可编程门阵列(FPGA)获得电力系统故障恢复Petri网模型的硬件实现电路,最后结合算例阐述了具体的技术方案。算例结果表明了该硬件电路的有效性。     

LDPC码offset BP-Based译码算法研究与硬件实现

低密度奇偶校验（Low-Density Parity-Check LDPC）码是一种接近Shannon极限的信道编码,在低信噪比的环境下仍能获得优异的误码率性能,目前应经成为编码界的热点研究课题之一。本文在探讨了LDPC码的经典BP（Belief Propagation）译码算法的基础上,通过分析比较,选取一种复杂度较低,性能较好的offset BP—Based译码算法在FPGA上进行实现,验证了LDPC码的优异性能,对于译码算法的硬件实现具有指导意义。     

SM3算法硬件实现研究与应用

伴随现阶段运用SM3密码杂凑算法的应用不断增加,执行速度和实用效率越来越无法满足用户大数据量实时处理的需求。为了进一步满足大数据时代的安全需求以及提高该算法的硬件效率,本文结合SM3算法特性利用硬件描述语言Verilog对其进行高效的FPGA硬件设计,并利用Xilinx公司软件开发套件进行综合仿真验证,设计相应的接口与驱动软件。最后在ARM和FPGA联合处理平台利用我们设计的SM3完整性认证IP模块,完成对实时视频完整性验证的实际测试。与纯软件实现相同功能相比,时钟仅为100 MHz的情况下,吞吐量提升了2倍以上,大大提升了SM3算法的执行效率,解决了现阶段实时视频认证的难题。     

利用FPGA实现LZW算法的研究

LZW算法是一种基于字典模型的数据无损压缩算法,该算法具有自适应特点,解压时无需同时传送字典,且原理简单,较适合于硬件实现。本文根据LZW算法原理,利用FPGA芯片内部的RAM资源构成输入数据流的缓存器和字典存储器,结合较简单的字典管理策略,用单片FPGA实现了实时无损压缩算法,并给出其内部模块组成及工作流程。经过仿真及相关实验,结果表明该算法的FPGA实现能获得较好的压缩比和压缩速度,并且占用逻辑资源少,通用性好。     

基于非极大值抑制的SUSAN算法改进及硬件实现

基于FPGA的嵌入式双目立体视觉系统中要求其边缘检测算法具备抗噪能力强、定位精度高、实时性好、易于硬件实现的特点。本文在SUSAN算法的基础上,提出了一种能够满足上述要求的改进边缘检测算法,先用SUSAN算法计算图像的初始响应和法线方向,再进行基于USAN重心与中心点距离阈值的非极大值抑制,最后进行边缘连接,得到边缘图像。该算法各模块采用Verilog HDL语言编程,并在FPGA中验证实现;边缘检测结果用于立体匹配,匹配效果良好,完全满足设计要求。     

基于改进算法模型的多相滤波器组的实现

随着抗干扰通信体制的广泛应用,实现全概率信道化接收机是非常必要的。提出了多相滤波器组改进算法模型,并完成了基于该模型的多相滤波器组的实现和测试。有效地解决了在信道数量极大(104量级)、信道划分细和信道带宽窄的情况下系统消耗的存储资源过大的问题。测试结果表明,此滤波器组能够很好地满足信道化的要求。     

基于FPGA实现的遗传算法

由于遗传算法本身固有的并行性,使其非常适合于硬件实现。本文采用FPGA芯片-CycloneⅡ实现了一个功能正确且性能优良的遗传算法。通过分析比较,挑选了一组适合硬件实现的选择、交叉和变异算子。对算法进行了硬件化方案的结构设计、模块设计、以及时序设计。通过与软件遗传算法的数值实验比较,证明这种硬件实现的遗传算法求解精度更高,运行速度更快,性能优良且所用芯片门数较少,在实时性要求较高的场合可得到较为广泛的应用。     

FIR数字滤波器的优化与验证

引入数字滤波器的基本概念和其在工程应用中的作用,阐述FIR数字滤波器的基本结构和设计原理,介绍优化的各种算法,通过VHDL硬件描述语言实现,并利用FPGA对不同的优化设计实例给予验证,仿真。判断仿真验证优化的可靠性,提交综合报告,进一步分析造成优化差异的本质原因,根据优化的特点选择不同工程背景下的滤波器设计优化方法。     

UART在FPGA上的设计与实现

在基于FPGA芯片的工程实践中,经常需要FPGA与上位机或其他处理器进行通信,为此设计了用于短距离通信的UART接口模块。该模块的程序采用VHDL语言编写,模块的核心发送和接收子模块均采用有限状态机设计,详述了各子模块的设计思路和方法,给出了它们的仿真时序图。综合实现后,将程序下载到FPGA芯片中,运行正确无误。又经长时间发送和接收测试,运行稳定可靠。相对参数固定的设计,该UART的波特率、数据位宽、停止位宽、校验位使能及校验模式选择均可以在线设置,为FPGA与其他设备的通信提供了一种可靠途径,具备较强的实用价值。     

面向 FPGA 部署的 CNN-SVM 算法研究与实现

卷积神经网络-支持向量机(CNN-SVM)混合算法结合了 CNN特征提取能力和SVM分类性能,在计算复杂度和解决小样本问题上具有一定优势,目前已在故障诊断、医学图像处理等领域得到了一定应用,同时,由于其计算复杂度较低,也引起了边缘计算领域的关注.针对边缘计算场景中对算法性能和功耗的要求,提出了一种面向FPGA平台的CN...     

HDB3编译码及其在Cyclone II FPGA的实现研究

为提高电缆测井数据传输的性能,提出一种基于HDB3码并利用Cyclone II系列FPGA的编、译码系统设计方案。详细分析了编译码的原理与实现方法,并在编译码实现过程中采用双相码来表示相应的码元,可以快速便捷地识别取代码,同时也解决了FPGA只能处理单极性电平的问题。在译码时特意先提取极性信息,故只需用一组移位寄存器来存放输入码流。最后给出了对应的仿真结果,并成功应用于石油测井领域的电缆测井数据通信系统研究装置中。     

基于ZUC的OpenVPN安全性能研究

为提高OpenVPN技术的安全性,在介绍基于SSL协议的VPN技术的基础上,针对其密码算法弱强度的问题,通过编写包含ZUC算法的自定义引擎,用被国际认可的高强度加密算法ZUC算法替换OpenVPN中原本的弱强度算法,实现了对ZUC算法的调用,提高了OpenVPN技术的安全性,具有修改代价小,安全性高的特点。在系统测试过程中经过了Sniffer Pro嗅探器的抓包测试和TCP／UDP调试助手的数据通信测试,结果表明,客户端与服务器的通信数据能够被ZUC算法进行加密以达到安全通信的目的,该系统的高强度密码算法很大程度上满足了政府、军队和金融等对安全性要求较高的领域的需求,具有较强的实用价值。     

FPGA设计的思想与方法

本文从VHDL语言模型和FPGA结构特点的角度讨论了采用VHDL进行FPGA设计的思想和方法,其中包括代码模块划分、单元电路设计、乒乓操作、串并转换和流水线操作等,都是FPGA逻辑设计的内在规律的体现,合理地采用这些设计思想能在FPGA设计工作中取得事半功倍的效果,从而提高FPGA设计效率和性能。     

利用VHDL语言实现Hopfield神经网络运算

VHDL语言作为一种硬件描述语言,其并行执行的特点适合仿真神经网络,便于神经网络的硬件实现,本文简要介绍了Hopneld神经网络算法,并用VHDL语言设计和实现了Hopfield神经网络模块。Hopneld神经网络模块可应用到加密芯片上,模拟非线性函数控制伪随机序列的输出。     

基于FPGA的交通信号控制器的设计

为了克服交通信号灯控制系统传统设计方法的弊端,更加适应城镇交通现状,利用VHDL语言、采用层次化混合输入方式,设计了包含左转指示灯在内的具有4种信号灯和倒计时显示器的交通信号灯控制系统,在QuartusⅡ下进行仿真,并下载到FPGA中制作成实际的硬件电路进行了模拟运行.使用该方法设计的交通灯控制系统电路简单、运行可靠、易于实现,可实现对交通信号的控制和显示功能.     

基于FPGA的PCI接口方法研究

介绍了PCI总线的相关基本概念,研究了状态机与PCI总线接口控制器的设计方法,深入研究了如何利用VHDL语言在可编程器件FPGA中实现基本传输控制的PCI总线控制器.测试结果表明本设计完全符合PCI规范的时序要求.     

基于FPGA微波炉控制器设计

该设计用VHDL语言在MAX4-PLUSⅡ软件平台上通过编译、模拟仿真,完成了微波炉控制功能,实现了微波炉的测试、时间设置、烹调计时、完成提示等设计,并对时钟分频作了一定的探讨。此设计采用了现场可编程逻辑器件FPGA的ASIC设计,由控制模块、装载模块、计时模块和显示模块四大模块组成,而且它可以将所有器件集成在一块芯片上,体积大大减小,且外围电路很简单,易于实现。