基于FPGA可重构运动控制系统的研究

本文介绍了利用现场可编程逻辑门阵列(FPGA)实现可重构运动控制器的方法。通过将运动控制系统功能模块化,利用硬件描述语言将其设计成相应功能IP核,在更改控制对象时候只需要将相应的IP核采用原理图重新输入和少量的改动生成相应的配置文件,并由上位机对FPGA重新配置即可完成功能上的重构,而无需改动外围硬件电路。     

基于SOPC的远程可重构系统设计方法研究

为解决基于FPGA的嵌入式系统远程重构问题,基于SOPC技术,提出了一种利用单片FPGA的嵌入式系统远程软、硬件资源重构的设计方法。同时,提出了一种软硬件镜像缓存机制,以有效地提高重构效率。实际测试证明,新方法是一种开发高性能、低成本远程可重构嵌入式系统的高效模式。     

基于EAPR的通用总线自重构系统设计

随着计算机技术以及微电子技术的迅速发展,测试系统正从单一功能系统向通用系统方向发展。针对多种通用总线,采用最新的基于EAPR的动态局部重构方法,并结合基于FPGA的嵌入式开发流程,设计了一套微处理器加FPGA的动态局部自重构系统。该系统有一个重构区域,可以实现CAN总线、ARINC 429、232和422不同总线的时分复用或某些总线的混合使用。利用Virtex-4上集成的微处理器控制内部配置访问端口ICAP完成不同总线通信模块的动态重构,并在FEM025开发板上进行自重构验证,以小规模硬件逻辑资源实现了大规模系统功能。     

基于FPGA的可重构测速模块设计

光电编码器以其高精度和高可靠性而被广泛用于各种位移、角度测量的场合。已经有很多测量的方法出现。本文提出一种嵌入式可重构系统设计的方法,把光电编码器测速检测作为模块嵌入在系统中。并且基于这种方法设计了一个控制系统,充分利用了FPGA的高速可重构的特性。最后给出了一些FPGA的仿真结果验证。     

基于OMAP的可重构嵌入式运动控制系统设计

为增强嵌入式运动控制器的开放性、满足柔性化制造需求。深入分析了该类型控制器的结构特点,采用模块化设计、可重构设计思想,构建了一套基于OMAP和FPGA的可重构嵌入式运动控制系统。在此基础上,对系统内部进行了结构层次、功能模块的划分,并完成了各模块的详细设计。最后通过模块重组,搭建了一套单轴多环路运动控制系统。实验结果表明,各分模块工作正常,系统具备可重构性、通用性、易扩展性和开放性等特点,能满足不同应用场合的运动控制需求。     

复杂系统的多FPGA可重构设计与实现

大规模可编程逻辑器件基本组成单元包括与或阵列、查找表、多路开关和多级与非门等多种类型,通过对可编程逻辑器件的电路组成结构与基本原理的分析,并对可编程器件的在线可重构技术的方法、设计时序等进行了研究;利用多FPGA的可重构设计技术,通过修改软件设计对系统进行重构的方法,实现了对由多个部件组成的控制系统的集成,对系统进行的可重构设计与集成大大提高了原系统的可靠性、减少系统故障,降低了使用与维护成本。     

基于FPGA的可重构多通道DDS信号发生器

介绍了一种基于FPGA芯片实现的可重构DDS信号发生器.论述了可重构直接数字频率合成(DDS)技术的工作原理、设计思路、具体硬件电路及编程实现方法,并且设计了一个实用的五通道信号发生.用户可通过上位机下载波形样品到Flash存储器中实现波形重构,采样点数可根据输出频率选择,在工程应用上具有实际意义.     

基于ARM的可重构测控平台的实现

本文介绍了基于ARM系列微处理器设计的测控平台,描述了其硬件电路的构成.该平台采用模块化设计在功能、电路、结构上实现了可裁剪、可扩展,能满足大多数嵌入式测控系统的需求.平台中采用的片上系统(SOC)、可编程逻辑器件(PLD)和可编程模拟器件(PAD)都具有在系统编程(ISP)的功能.ISP技术使用户能在目标系统或电路板上实现电路与系统的重构.由于平台包含并行总线和SPI、I2C总线,并嵌入了TCP/IP协议,因此能利用微处理器的I/O口,与软件配合模拟JTAG接口时序,对可编程逻辑/模拟器件进行在系统编程,实现系统的重构功能.     

基于SoPC的高速通信接口设计

基于FPGA的可编程片上系统（SoPC）以其设计灵活、可裁剪、软硬件可在线编程等特点和优势,成为嵌入式系统设计,乃至电子领域发展的一个重要方向。用户IP核的设计是SoPC设计的重要组成部分,介绍了通信系统的SoPC系统架构,提出利用IPIF将用户IP核挂载到PLB总线上的方法,给出了RLC和物理层接口的IP核的设计与实现。设计中首先把IPIF信号转换成用户逻辑的内部信号,同时对不同速率的接口进行数据缓存,实现流水线传输,从而提高传输速率。     

SRAM型FPGA的可重构容错结构研究

针对SRAM型FPGA,提出了一种基于动态可重构技术的容错设计方法,根据瞬态错误概率的高低来动态控制系统的冗余程度。在错误率低的时候,系统采用双备份比较（DWC）,具有较低的面积开销和功耗;在错误率高的时候,系统切换到三模冗余（TMR）排除单个错误的影响。采用基于代理逻辑（Proxy LUT）和早期获取部分可重构(EAPR)的设计方法,以ISCAS’85 benchmark电路中的大型代表电路为验证模块,叙述了动态可重构的容错结构的实现过程,并重点验证了动态可重构容错设计方法和其它静态容错方法相比,在面积和功耗上的优势,结果表明动态可重构容错结构相比混合容错结构而言,其面积开销和功率消耗较小。     

高速串行总线RapidlO与PCI Express动态可重配置设计

通过分析当前串行RapidIO协议与PCI Express协议,利用RapidIO与PCI Express在物理层的共同特性,针对多种高速串行接口协议SoC系统设计需求,提出了一种共PHY的高速SoC设计。通过FPGA的动态重配置功能,使用FPGA串行高速收发器GTX,动态转发RapidIO和PCI Express协议包。利用FPGA上的重配置分割,将控制器上层多路选择器放入可重配置部分,实现DMA到多路选择器的可重配设计。实验测试使用两片Virtex-72000T FPGA芯片互联,传输的峰值吞吐量可以达到9.5 Gbps,资源利用率降低到原来的72.8%,系统的灵活性大幅提高。     

基于SOPC的等精度数字频率计设计

提出了一种等精度数字频率计的SOPC实现方法。该方法的关键是从性能和成本的要求出发配置嵌入式Nios II软核的微处理器系统,实现了＂FPGA＋嵌入式微处理器＂的无缝结合。频率计各参数测量由FPGA逻辑实现,计算、控制与显示由微处理器系统实现,二者结合完成对频率、周期、占空比、脉宽的测量。测试结果表明,该频率计的测量精度高、稳定性好、成本低、体积小。验证了SOPC实现等精度频率计是一种行之有效的新方法。     

嵌入式红外图像处理系统的设计

研究了一种基于FPGA和DSP的模块化嵌入式红外图像处理系统,详细分析了该系统中FPGA模块和DSP模块之间通信的工作原理和信号流程。通过在此系统上运行实时红外图像的目标检测与跟踪算法,实验表明：通过监视器观察目标跟踪效果明显。系统动态可重构、模块化、可扩展,并且实时性好、计算效率高、工作稳定可靠。     

可复用SVPWM IP核的设计与实现

为了提高全数字交流伺服系统中各个功能模块的可复用性,缩短开发周期,分析了可复用IP核的设计方法与准则,依据电压空间矢量脉宽调制原理,采用自顶向下的设计方法,给出了系数整定、扇区判断、时间计算与分配、数据锁存以及PWM生成等模块的设计方法,实现了一种采用FPGA和可复用知识产权核（IPCore）相结合的全数字化速度伺服系统。仿真结果表明,该系统能够在8μs内完成矢量控制算法,其电流环、速度环的采样频率可达到20kHz以上,具有响应快速,调速范围帘等优点．此IP核功能正确．可以作为一个独立的模块嵌入到今教宰交流伺服系统中。     

基于FPGA的惯性导航系统设计

本文采用FPGA开发了一种嵌入式低成本的惯性导航系统,通过对硬件结构的描述分析了系统中各个电路模块的功能,给出了各个模块的实现方法.结合惯性器件的接口方式,给出了FPGA接口的实现方法,实现了NIOS2集成开发环境下获取惯性器件的C程序.最后,实验证明本方案可行.     

基于嵌入式平台和FPGA的自动抄表系统

提出用嵌入式平台和FPGA实现自动抄表的一种方案,介绍了各个模块的设计方法。FPGA用于功率的测量,嵌入式平台UP-NETARM300显示并处理FPGA测量的数据或将数据送到局域网上,还用FPGA设计了串口通信模块,并实现了与嵌入式平台的通信。本方案主要解决的是电能计量自动抄表系统中前端采集子系统的设计,FPGA功能模块实现的是抄表式电度表的功能,嵌入式平台相当于采集子系统中的电量集中器。通过采用嵌入式开放设计技术,很好地克服了以往自动抄表系统的开放性及扩展性差的缺点。     

基于FFT的伪码捕获技术研究与实现

介绍了快速傅里叶变换捕获技术的算法及原理,设计了一种FFT伪码快速捕获的硬件实现方案和测试方案,并详细分析了整个系统的结构。借助FPGA平台进行开发验证,利用MATLAB仿真软件和QuartusII内嵌的逻辑分析仪SignalTapⅡ进行仿真测试,系统仿真和实际测试结果表明该捕获电路能够正常工作,并已经应用于GNSS接收机的开发。     

An approximation for reconfigurable Fuzzy Takagi-Sugeno networked control

Nowadays, dynamic behavior performed by a computer network system shows the possibility of being addressed from the perspective of a control system. We will discuss the use of Fuzzy Takagi-Sugeno real-time digital control with hardware-inthe-loop (HIL) magnetic levitator (maglev) using the xPC Target toolbox of MATLAB. Here the xPC Target is used as an operating environment for real-time processing and to connect a computer network system. In that respect, we propose a control strategy from the definition of a Takagi-Sugeno approach, considering computer network reconfiguration. The focus is on computer networks and how control techniques are modified using Fuzzy Takagi-Sugeno control. Control reconfiguration is presented as an available approach for fault coverage in order to keep system performance. Reconfiguration is pursued as a response of time delay modification rather than fault appearance, although this is the basis for control reconfiguration. The focus is on reconfigurable control law due to the presence of local faults and its resulting time delays.     

一种具有直观经济性特征的配电网重构方法

提出了一种具有直观经济性特征的配电网重构方法。首先,采用经济性评价方式构建了具有直观经济特征的、兼顾网损和可靠性的优化模型。其次,为快速方便地计算配电网可靠性,提出采用面向对象思想中的类描述配电网分块后得到的元件块,并按网络拓扑生成元件块的树形结构。最后,将生物地理学优化算法应用于求解配电网经济性重构模型。IEEE16节点系统的重构结果验证了所提方法的可行性和适用性。