基于矩阵乘法器的MP3解码优化设计

介绍了MP3解码器的工作原理,分析了各个解码环节的计算量和消耗时间。将MP3解码过程中耗时最多的子带综合滤波环节使用矩阵乘法器单元做了优化和改进,提出一种可大幅度提高MP3实时解码效率的软硬件协同设计方法,并在SoC仿真平台上得到实时验证,达到了较好的优化效果。由于SoC的设计方法比较灵活,可以根据实际需要设计硬件模块,所以该设计具有方便、灵活和可靠性高等特点,是工程实用价值较高的解码器。     

基才ARM平台的MP3软解码算法研究与实现

为了减少功耗与降低成本,根据ARM芯片对C语言良好支持的特点,在深度剖析MP3解码算法、分析C语言在ARM芯片上编程的优化方法的基础上,通过软件形式实现MP3音频解码器,使一些无硬件解码器支持的ARM嵌入式系统完成MP3解码任务,从而实现基于ARM的嵌入式系统的MP3软解码器,可以有效地降低系统功耗,提高解码效率,更好地扩展和增强便携嵌入式系统多媒体功能。     

一种MP3/AAC解码器ASIC的设计与实现

介绍了MPEG-1 Layer3(简称MP3)和AAC的音频解码器在ASIC上的VLSI实现，部分解码使用了软件来实现。整个ASIC利用USB传输，并为MP3和AAC解码设计了专用的DSP结构。实现的算法中，根据硬件的特点做了很多有效的优化，并用Verilog语言编写。使用中芯国际公司(SMIC)提供的0．18μm工艺库进行了仿真和综合。     

基于ISP1362的U盘MP3播放器设计

本文使用AT89C51SND1作为主控制器和MP3解码器,ISP1362作为USB主机,将U盘中的MP3文件读取出来并进行播放,实现了MP3播放器中解码单元与存储单元的分离。     

霍夫曼解码器的设计及在MP3解码中的应用

变长编码技术(VLC)是在图像、视频和音频数据压缩中应用的一项主要技术。本文主要讨论一种主要的变长编码技术——霍夫曼编码及其解码器的硬件实现方法。作为MP5解码器中一个重要的模块,霍夫曼解码器的实现方法关系到整个芯片的实时解码目标能否实现。我们采用平行解码的方式来实现设计,利用查找表(LUT)的方式在较短的时钟周期内完成一个码字的解码。     

基于System Generator的音频解码SoC系统设计与实现

提出了一种面向SoC的音频解码系统设计结构,可以方便地扩展新的音频解码标准。基于System Generator的设计．建立起了使用高级语言开发工具进行软件模拟仿真和HDL实现的桥梁。最后,在Xilinx VirtexⅡ Pro开发板上实现了MP1解码器,结果表明,该系统结构设计实现起来方便而且解码器实现性能满足实际应用。     

MP3音频解码优化算法

以MP3音频解码器为研究对象,在实时性、面积等约束条件下,研究MP3解码流程和算法。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤。重点推导了递归算法的优化方法,因此在减小硬件资源的同时快速地实现了IMDCT,经验证功能正确。     

基于H.264解码中CAVLC的优化

文章介绍了视频编解码标准H．264解码器的解码流程，并分析了解码器中的熵编码原理与过程．针对解码过程中所查码表的特点，提出了把码表适当分块来缩小其查表范围的优化方法。从而提高解码器在熵编码过程中的解码速度，以满足实时性的要求。     

H.264中CAVLC解码器的设计与优化

为了提高CAVLC解码器的解码速率,提出了一种优化的CAVLC解码器结构,主要包括level解码模块和RunBefore解码模块。level解码模块采用伪并行的结构解码幅值,实现了半个周期解码一个幅值;采用RunBefore与level快速合并的方法,在RunBefore解码完成的同时形成残差系数。建立了该优化结构的RTL模型,并验证了其功能的正确性。利用Xilinx公司的ISE13.3对该设计进行综合,结果显示该设计可以支持1 080 p高清视频的实时解码。     

用定点DSP实现MPEG-2 AAC实时解码器

MPEG－2AAC（ISO／IEC13818－7）是一种高效多声道Hi-Fi音频编码标准,在每声道64kbps时重建音质优于MP3和AC－3。文中在介绍其解码流程的基础上,讨论了对其关键模块的优化措施,研究了基于定点DSP的AAS实时解码器的实现方法。实现了TMS320C549EVM板上对AAC（LC）码流的实时解码播放。     

基于OMAP平台的H.264解码器实现

给出了一种在OMAP5910平台上进行H.264解码器设计的实现方案。由于OMAP5910是双核处理器,本方案遵循它的编程模式,并结合具体结构进行了优化,最终通过ARM端客户程序负责控制DSP进行解码,并采用DSP端应用程序进行具体的解码处理,同时利用该解码器对图像进行了测试。实验结果表明,该解码器可以符合手持设备的应用需求。     

Tensilica基于HiFi2引擎发布业界最低功耗的MP3软件解码器

Tensilica公司日前宣布面向其Xtensa HiFi2音频引擎和Diamond Standard 330HiFi处理器IP核优化了MP3解码器。该MP3解码器为当前业界运行功耗最低、     

基于PowerPC405的MP3实时解码系统设计与实现

文章介绍了一种在FPGA上用PowerPC405实现MP3实时解码SoC系统的方法。通过使用IP核搭建SoC硬件结构,并进行定点MP3解码软件算法移植,完成软硬件协同设计和验证,实现MP3音乐实时、高品质的解码播放。     

JPEG解码器的软硬件协同设计

JPEG压缩标准已被广泛的应用于数码相机、图像网络传输等众多领域，实时处理对JPEG解码器提出了更高．的要求。本文设计出适合JPEG快速解码的嵌入式可重构32位DSP(Digital Signal Processing)，并基于此款DSP结构对JPEG解码器进行了系统和局部的优化。实际测试结果显示，相比传统的解码器，改进后的JPEG解码器平均解码周期降低了80％左右。     

基于ARM946E处理器的MP3解码优化设计

对于消费类电子产品来说,在不增加硬件成本的情况下实现MP3软解码具有较大的现实意义.为了额外增加产品的MP3功能,在分析MPEG I Audio Layer3解码算法的基础上,提出基于ARM946E处理器的MP3解码优化设计方法,其主要包括解码算法和代码实现2方面,并根据ARM946E处理器支持DSP扩展指令的特点进行代码优化,通过在硬件平台上的运行验证了软件优化的正确性,并取得了比较好的实时解码效果.     

基于SOC芯片ATJ2135的MP3播放器设计

介绍了一款多媒体应用SOC（片上系统）芯片ATJ2135,并给出了基于ATJ2135的MP3播放器的设计。采用ATJ2135的嵌入式处理器,结合μC／OS-Ⅱ实时操作系统移植实现了嵌入式操作系统,完成应用程序和用户数据的处理。采用ATJ2135的嵌入式DSP,结合音频解码算法实现软件模式的MP3文件解码。给出了软硬件设计、MP3解码流程、实时操作系统设计、软硬件调试等嵌入式系统的设计与实现。     

H.264软件解码器的优化

分析了H．264软件解码器的结构，指出了影响速度的瓶颈，并给出了一种优化方案-从程序结构入手，结合MMX^TM技术，对H264软件解码器进行全面的优化。优化后的解码器在P3／800MHz以上的PC机上能够对于CIF格式的H．264序列进行实时解码。     

DRA算法及其实时解码器设计

DRA是一种新的音频编解码标准,其在每声道64 Kbit/s时重建的音质达到ITU-R规定的"人耳不可识别损伤"的主观音质评定.研究了DRA的编码与解码原理,在对解码算法进行了优化的基础上.设计并实现了基于PXA270平台的DRA实时解码器.主观听音测试结果表明.该解码器音质良好.满足实时解码应用的要求.     

一种改进的CAVLC分组解码优化算法

CAVLC（基于上下文的自适应变长编码）由于码字的长度不固定,其解码器的设计往往是整个视频解码器的难点之一。文中对H．264熵解码模块进行了研究,利用分组优化查表思想,在分析了CAVLC码表特征后,提出了一种将CAVLC码字分为前缀和后缀两部分,根据前缀分组,利用后缀信息查表得到对应比特串的分组解码优化方法。结果表明,所提出的CAVLC分组解码优化算法在节省存储空间和提高解码速度方面具有优异的性能。     

H.264解码器的设计与优化

介绍了一种H.264(JVT)解码器的软件设计及其优化方法。以H.264测试模型jm50c为参考重新设计H.264解码器，为解码器的设计及优化提供了一种方法。试验结果表明，本方法与jm50c相比，解码速度提高了10-25倍。