ESD9L：单线ESD保护器件

安森美半导体推出新的超低电容静电放电（ESD）保护器件系列的首款产品。新的ESD9L是一款单线ESD保护器件，提供0．5pF电容和低钳位电压。采用适合ESD保护应用的小型封装，适用于手机、MP3播放器、个人数字助理（PDA）和数码相机等便携应用的高速数据线路保护。     

ESD7L5．0D／NUP4212：ESD保护器件

安森美扩充高性能片外静电放电（ESD）保护产品系列，推出两款器件ESD7L5．0D和NUP4212。这些新产品以安森美半导体专有的集成ESD保护平台设计，提高了钳位电压性能，同时保持低电容和小裸片尺寸。     

双向硅ESD保护器件

泰科电子（TE）日前宣布推出比传统半导体封装更易安装和返修的0201和0402尺寸的静电放电（ESD）器件，以扩展其硅ESD保护产品系列。该ChipSESD封装将一个硅器件和一个传统表面贴装技术（SMT）被动封装配置的各种优势结合在一起。     

安森美推出静电放电保护二极管ESD5Z

安森美半导体（ON Semiconductor）日前推出全新高性能、微型封装的静电放电(ESD)保护二极管系列ESD5Z器件，专为便携式产品和电池供电应用中电压敏感元件提供单线保护而设计。     

新型ESD抑制器件

安森美半导体目前推出μESD（微型ESD）双串联高性能微型封装静电放电（ESD）保护二极管。μESD双串联系列产品为电压敏感元件提供双线保护而设计，适用于需要小板面积和低高度的应用，如手机、MP3播放器和便携式游戏系统。     

NUP45V6系列：ESD保护二极管阵列

安森美推出采用超小SOT-953封装的新系列低电容ESD保护阵列NUP45V6系列。这些器件专为众多敏感设备而设计，可用于手机、PDA、数码相机及其他保护应用中。     

0201规格封装的ESD保护二极管

ESDALCxx-1U2系列ESD保护二极管产品比上一代缩小67％,能够承受最严格的IEC61000-4—2标准的ESD测试脉冲,低钳位电压特性有助于提高对调制解调器等低压芯片的保护性能。新系列包括ESDALC3V9-1U2、ESDALC6V1-1U2和ESDALC14V2-1U2三款产品,击穿电压分别为3．9V、     

多指条nMOSFET抗ESD设计技术

利用多指条nMOSFET进行抗ESD设计是提高当前CMOS集成电路抗ESD能力的一个重要手段，本文针对国内某集成电路生产线，利用TLP(Transmission Line Pulse)测试系统，测试分析了其nMOSFET单管在ESD作用下的失效机理，计算了单位面积下单管的抗ESD(Electro Static Discharge)能力，得到了为达到一定抗ESD能力而设计的多指条nMOSFET的面积参数，并给出了要达到4000V抗ESD能力时保护管的最小面积，最后通过ESDS试验进行了分析和验证。     

安森美半导体超低电容技术扩充ESD保护产品系列

安森美半导体(ON Semiconductor)扩充高性能片外静电放电(ESD)保护产品系列,推出两款业界一流的器件——ESD7L5.0D和NUP4212。这些新产品以安森美半导体专有的集成ESD保护平台设计,提高了钳位电压性能,同时保持低电容和小裸片尺寸。     

集成电路抗ESD设计中的TLP测试技术

介绍了一种研究器件和电路结构在ESD期间新的特性测试方法——TLP法，该方法不仅可替代HBM测试，还能帮助电路设计师详细地分析器件和结构在ESD过程中的运行机制，有目的地进行器件ESD保护电路的设计，提高器件的抗ESD水平。     

SOI集成电路的ESD保护技术研究进展

近年来，随着SOI技术的快速发展，SOI集成电路的ESD保护已成为一个主要的可靠性设计问题。介绍了SOI ESD保护器件方面的最新进展，阐述了在SOI ESD保护器件设计和优化中出现的新问题，并进行了详细的讨论。     

安森美半导体以超低电容技术扩充ESD保护产品系列

安森美半导体扩充高性能片外静电放电（ESD）保护产品系列,推出两款业界一流的器件——ESD7L5．0D和NUP4212。这些新产品以安森美半导体专有的集成ESD保护平台设计,提高了钳位电压性能,同时保持低电容和小裸片尺寸。     

CMOS/SOI 64-kB SRAM抗ESD实验

设计了一种SOI栅控二极管结构的ESD保护电路，并将其应用到64 kB SRAM电路上，进行了管脚摸底实验和电路的整体抗静电实验。通过实验，研完了ESD保护电路各项参数对ESD性能的影响。实验结果表明，这种结构的ESD保护电路的抗ESD能力达到了设计要求。     

ESD防护仿真技术研究

静电放电（ESD）一直是电子产品的重大威胁,严重的还会造成芯片失效。在设计阶段需对芯片受ESD冲击后的耦合情况进行预测评估,并为芯片设计有效的ESD防护,实现系统级高效ESD设计（SEED）成为发展趋势。文章研究了瞬态抑制二极管（TVS）对静电的响应情况,并将TVS分为回滞型与非回滞型,分别建立了SPICE模型。提出了一种新的ESD发生器电路模型和全波模型,所得电流波形与实测数据吻合较好。两种模型的电流特征值与IEC 61000-4-2:2008要求的偏差较小。为复现完整的系统级ESD测试环境提供了支持,也为探索芯片在系统级ESD测试下的行为模式打下基础。     

TFSOI/CMOS ESD研究

文章讨论了TFSOI／CMOS中ESD电路与常见体硅ESD电路的主要区别,详细分析了ESD电路中各个组成部分对整体性能的影响,成功地研制了抗2000V静电的ESD保护电路,指出了进一步提高TFSOI／CMOS ESD抗静电能力的途径。     

高速接口引发ESD保护元件革新

据意法半导体MPA产品部产品营销科长吉野善晴介绍：“由于设计设备时必须考虑的防ESD措施发生了变化，自2005年秋天起，开发平板电视的技术人员不断表示希望能使用静电电容较低的元件。”由于元件本身的静电电容会导致信号波形失真，因此越来越多的设备设计人员表示，传统的ESD保护元件将会逐渐无法继续使用（见图1）。为了避免信号失真，必须使用静电电容低于现有产品（3pF～5pF）的ESD保护元件。随着对低静电电容ESD保护元件需求的增加，松下电子元器件及意法半导体等器件厂商自2006年起相继推出静电电容低于1pF的ESD保护元件（见表1）。     

CMOS集成电路的ESD设计技术

首先论述了CMOS集成电路ESD保护的必要性 ,接着介绍了CMOS集成电路ESD保护的各种设计技术 ,包括电流分流技术、电压箝位技术、电流均衡技术、ESD设计规则、ESD注入掩膜等。采用适当的ESD保护技术 ,0 8μmCMOS集成电路的ESD能力可以达到 30 0 0V。     

防止ESD引起器件闩锁的电源断路器

在某些情况下，ESD（静电放电）事件会毁坏数字电路，造成闩锁效应。例如，受到ESD触发时，通常构成CMOS器件中一部分的寄生晶体管会表现为一个SCR（可控硅整流器）。一旦ESD触发，SCR会在CMOS器件的两部分之间形成一个低阻通道，并严重导电。除非立即切断电路的电源，否则器件就会被损坏。人体交互产生的ESD是手机和医疗设备中遇到的大问题。为了有足够的ESD防护，多数医疗设备和工业设备都需要为ESD电流设置一个接地回路。而在实际生活中，移动设备可以对付没有合适的电源接地引出线的使用环境。     

ESD解决方案满足今天与未来电路的保护需求

ESD问题无处不在 ESD经常发生，影响到所有手持设备。必须对IC加以保护，因为其中大多数无法承受高于2kV的ESD。如何进行有效的ESD保护已成为电子设备制造商面对的重要课题。     

手机的ESD研究与设计应用

中介绍了手机的ESD问题现状与类别，提出了ESD控制的思路，给出了设计中的原则和保护方法，产品中解决问题的步骤与注意事项以及应用实例。