一种低时延极化码列表连续删除译码算法

为进一步降低译码时延,提出一种基于路径复用的低时延自适应列表连续删除译码算法。针对不同列表连续删除译码间存在重复路径的现象,采用基于CRC校验的重复路径复用的译码方案。仿真结果表明,与传统CA-SCL算法以及AD-SCL算法相比,该译码算法能够在信噪比较低的信道中保持较高的译码性能,并获得更低的译码时延。     

基于消息振荡及校验更新的改进BP译码算法*

为了减少在低信噪比区的平均迭代次数和削弱LLR（Logarithm Likelihood Ratio, LLR）值的振荡,分析了中短码长LDPC码错误帧对应校验节点对数似然比及校验和变化的规律,提出了一种基于消息振荡及校验更新的改进BP译码算法。该算法通过提前结束迭代译码的准则来减少在低信噪比区的平均迭代次数,并通过修正校验节点的更新来削弱LLR值的振荡来提高译码性能。仿真结果表明,相对于BP算法：在低信噪比区,该算法减少了平均迭代次数且译码性能没有损失;而在中高信噪比区,其提高了译码性能而平均迭代次数无需增加。     

基于DMR标准的信道编解码研究

为了提高DMR系统基带算法的性能,分析研究了DMR标准中的3/4率网格码和二次剩余码。针对3/4率网格码,提出两种译码算法,方法 1充分利用了有限状态机的特性,方法 2将维特比译码算法中的蝶形运算进行推广改进。针对QR码,通过计算校验多项式的码重进行译码。MATLAB下的仿真结果表明,3/4率网格码的两种译码方法性能相差不大,但方法一的计算量少,易于工程实现。QR码的译码算法不仅有效地避免了计算复杂的错误位置多项式,而且提高了相同信噪比下的译码性能。     

基于可靠度的循环冗余校验算法

针对循环冗余校验(CRC)准则在信道条件恶化时可能使译码出现较大迭代次数及错误的问题,提出了基于可靠度的迭代停止算法及重传算法。首先,每次迭代后,计算本次译码中间结果的可靠度,通过判断其是否达到阈值来实现迭代的提前结束;然后,将具有最大可靠度的中间结果保存并作为最终译码结果;最后,每次译码后,通过判断最大可靠度是否低于重传阈值来决定是否重传,通过至多3次传输的译码结果来计算最佳译码结果。仿真结果表明,在信噪比低于1.2 dB时,与CRC准则相比,迭代停止算法能在不增加迭代次数的基础上减少1或2个比特错误,重传算法能进一步减少至少2个比特错误,基于可靠度的算法可以实现更少的误比特数和迭代次数。     

Turbo码的迭代译码方法的优化设计

迭代译码可以提高Turbo码的译码性能,但也是增加译码复杂性、延时及功率损耗的主要原因。在分析Turbo码的迭代译码原理和译码算法的基础上,提出了一种迭代译码的优化设计方法(Turbo-CRC),即利用循环冗余检测码CRC对Turbo译码器硬判决的输出结果进行检测,可以有效地减小平均迭代次数。计算机仿真结果表明在不降低译码性能和不增加系统复杂度的情况下,使用该方法可以有效地减小平均迭代次数和译码延时,尤其是在大信噪比时,效果更好。     

TPC自适应迭代译码方法

提出一种TPC自适应迭代译码算法。从接收到的软信息估算信道的信噪比;根据信噪比选择最优的软译码迭代因子,将迭代因子与软信息送入SISO迭代译码器;检测每次SISO译码器的输出,达到迭代终止条件即结束译码。提出的自适应迭代译码方法大大地增强了译码器的灵活性,动态的选择译码策略,尤其在低噪声信道下有效地降低了译码的功耗。     

具有快速译码收敛速度的LDPC码设计

为了提高非规则LDPC码译码的收敛速度,提出了一种具有快速收敛速度的LDPC码构造算法。该算法在原有非规则LDPC码的基础上,通过对校验矩阵进行列重排,来提升信息比特译码的可靠性,以此降低迭代次数,提高收敛速度。仿真实验表明,采用该算法设计的LDPC码,在采用基于变量节点的分层置信度传播（VL-BP）译码算法下,平均迭代次数有明显的降低。另外,对于置信度传播（BP）译码算法和VL-BP译码算法来说,设计的LDPC码具有更优的误码性能。     

SCMA与极化码的联合检测译码技术

将极化码与SCMA多址系统相结合,并针对传统的独立检测译码方案（independent detection and decoding,IDD）因缺乏对译码输出信息的再利用而导致系统性能不佳的问题,提出了SCMA以及极化码联合检测译码方案（joint detection and decoding,JDD）。该方案在接收端借助译码获得的内信息辅助更新SCMA多用户检测器的初始先验信息,在检测器与译码器之间实现软信息的回溯迭代,从而得到更显著的系统性能增益。仿真结果表明采用了JDD方案的系统性能相比IDD方案得到了显著的提升,误码率相较IDD方案提升了大约2 dB。     

一种改进的奇偶校验比特辅助极化码译码

极化码奇偶校验比特辅助的串行抵消列表(PC-SCL)译码算法利用奇偶校验比特检测出错误路径并剪枝提升性能，但未分析译码过程中发生奇、偶数个错误的频率不均问题。极化码交替加权奇偶校验比特辅助的串行抵消列表(AWPC-SCL)译码算法中每个校验比特由对应检验段内的信息比特交替加权编码得到，虽然解决了奇、偶数个错误频率不均的问题，但未分析校验比特放置的位置对译码性能的影响。通过结合极化码生成矩阵最小汉明重量行索引和蒙特卡罗仿真结果，规定了校验比特的编码方式和放置位置的选取规则，提出了一种改进的交替加权奇偶检验比特辅助串行抵消列表(IAWPC-SCL)译码算法。仿真结果表明，与AWPC-SCL译码算法相比，IAWPC-SCL译码算法在误帧率为10^-4时，译码性能大约提升了0.3dB。     

性能和复杂程度折中的LDPC码译码算法

在IEEE802.16e通信标准的LDPC码背景下,基于LDPC码的软判决LLR BP译码算法,结合LDPC码的最小和处理方式和硬判决译码思想,针对译码性能和复杂程度提出了一种改进的BP译码算法。在相同信噪比条件下,新BP算法在译码性能上非常接近LLR BP算法,同时其复杂程度却远小于LLR BP算法,提高了工程可实现性。