共查询到20条相似文献,搜索用时 109 毫秒
1.
本文提出了一种新型的F类高效率功率放大器微带匹配拓扑。该拓扑简单紧凑且考虑了功率三极管输出端寄生效应,使得F类设计理论分析更贴合实际。基于提出的拓扑结构,采用商用10W GaN HEMT(Gallium-Nitrogen High Electron Mobility Transistor)进行了仿真与硬件实现。测试结果表明:当漏极偏置27V,工作频率2.995GHz时,实测输出功率为37.3dBm,功率附加效率为72.9%。在15~30V的偏置范围内,漏极调制效率达到68.9%以上。实测与仿真结果的吻合,很好的验证了拓扑的可行性。 相似文献
2.
针对超宽带(2 GHz~4 GHz)高效率功放的设计要求,提出了一种可行的实现方法:采用Load-Pull技术确定最佳输入输出阻抗,并利用基于传输线的带通网络完成了宽带匹配。基于此方法,采用CREE公司GaN HEMT CGH40010进行实际仿真,在输入为27.5 dBm,偏置为28 V时,2 GHz~4 GHz频率范围内功率附加效率优于50%,输出功率高于38.9 dBm,带内增益波动小于2 dB,验证了此方法的有效性。 相似文献
3.
基于0.15 μm GaAs(D-Mode)pHEMT工艺,采用多级级联的方式,设计了一种中心频率为2.4 GHz的高效率功率放大器。采用两级级联放大结构,驱动级采用共源结构,提高了输出功率和线性度。功率级采用自偏置技术共源共栅结构,增益和效率得到提升。工作模式分别为A类和AB类。版图面积为1.45 mm2。仿真结果表明,在驱动级电路工作于5 V、功率级电路工作于10 V、频率为2.4 GHz的条件下,1 dB压缩点功率为31.99 dBm,最大输出功率为32.01 dBm,小信号增益为30.51 dB,功率附加效率为40.74%。输入功率为1.48 dBm时,在1.94~2.82 GHz频带内,输出功率为30.29~32.07 dBm,功率附加效率为30%~41.9%,小信号增益峰值为31.97 dB,3 dB带宽为880 MHz。 相似文献
4.
基于2 μm GaAs HBT工艺,设计了一种工作于1.8~2.0 GHz的射频功率放大器。该功率放大器采用两级放大结构,功率级选用具有良好线性度和效率的J类功率放大器。输出匹配电路采用电容电感组成的两级网络来实现低Q值匹配,拓宽了宽带性能。在驱动级输入端偏置处添加模拟预失真,进一步改善了幅相特性。电源电压为3.3 V,偏置电压为3.4 V。采用ADS软件对该功率放大器进行仿真。结果表明,在1.8~2.0 GHz频率范围内,饱和功率为30.2 dBm,1 dB压缩点输出功率为29.5 dBm,小信号功率增益为32 dB,功率附加效率高于46%。 相似文献
5.
我们设计研制了一个基于Al GaN/GaN HEMT大功率放大器的混合集成电路.这个电路包含了1个10×120μm的HEMT晶体管,以及输入和输出匹配电路.在偏置条件为Vds=40 V,Ids=0.26 A时,输出连续波饱和功率在5.4 GHz达到37 dBm(5 W),最大的PAE为35.6%.在偏置条件为Vds=30 V,Ids=0.22 A时输出连续波饱和功率在5.4 GHz达到36.4dBm(4.4 W),最大的PAE为42.7%. 相似文献
6.
论述了一个在8 GHz下基于AlGaN/GaN HEMT功率放大器HMIC的设计、制备与测试.该电路包含了1个10×100 μm的AlGaN/GaN HEMT和输入输出匹配电路.在偏置条件为VDS=40 V、IDS=0.16 A时输出连续波饱和功率在8 GHz达到36.5 dBm(4.5 W),PAE为60%,线性增益10 dB;在偏置条件为VDS=30 V、IDS=0.19 A时输出连续波饱和功率在8 GHz达到35.6 dBm(3.6 W),PAE为47%,线性增益9 dB. 相似文献
7.
8.
基于IBM0.35μm SiGe BiCMOS工艺BiCMOS5PAe实现了一种偏置电流可调节的高效率2.4GHz锗硅功率放大器。该功率放大器采用两级单端结构和一种新型偏置电路,除射频扼流电感外,其它元件均片内集成。采用的新型偏置电路用于调节功率放大器的静态偏置电流,使功率放大器工作在高功率模式状态或低功率模式状态。在3.5V电源条件下,功率放大器在低功率模式下工作时,与工作在高功率模式下相比,其功率附加效率在输出0dBm时提高了56.7%,在输出20dBm时提高了19.2%。芯片的尺寸为1.32mm×1.37mm。 相似文献
9.
《固体电子学研究与进展》2014,(5)
设计了一种应用于LTE band1的带有自适应线性化偏置电路的高效率双链式HBT功率放大器。该电路基于InGaP/GaAs HBT工艺设计,通过控制偏置电路电压来选择高功率和低功率模式,对高功率模式仿真和测试结果进行分析。通过调试,最终高功率模式输出功率为28dBm时,增益为27.5dB,功率附加效率为43%,ACPR为-38dBc。在低功率模式输出功率为16dBm时有21%的功率附加效率。 相似文献
10.
11.
本文介绍了一种基于阻性肖特基二极管芯片UMS DBES105a 的110GHz 三倍频器,通过两个芯片反向并联形成
了平衡结构,同时提高了倍频器的功率承受能力。电路设计中使用二极管三维电磁模型,匹配设计时未设计专门的输入
过渡和滤波器,而是直接经行匹配设计,提供了更多的可优化参量,以达到最佳的匹配效果和带宽。经过HFSS 和ADS
联合仿真,在频率为31~44GHz,功率为20dBm 的驱动信号激励下,三倍频器输出频率大于7dBm,最大输出功率为
9.1dBm@105GHz。 相似文献
12.
介绍了一种基于肖特基阻性Z-极管的140GHzZ-倍频器,该倍频器采用矩形波导内嵌石英基片微带电路,通过四肖特基结正向并联结构提高驱动功率承受能力。倍频设计中应用了自建精确二极管三维电磁模型、宽带电磁耦合结构和宽带阻抗匹配结构,以提高仿真结果和实际器件的吻合度。测试结果表明:在频率为65GHz一75GHz,功率为20dBm的驱动信号激励下,二倍频器输出频率为130GHz~150GHz,输出功率为3.3dBm~8.0dBm,倍频损耗为11.7dB~16.3dB。在23dBm-24dBm的最大驱动功率激励下,倍频器最大输出功率达11.2dBm/136GHz,基本达到了成像雷达的应用性能指标。 相似文献
13.
利用阶跃恢复二极管的强非线性特点,设计了一个输入信号频率100 MHz、输出信号频率0.9~ 1.4 GHz的梳状谱电路,经开关滤波器电路处理后可以实现6个单频点输出.梳状谱电路经优化设计和调试,以较低的驱动功率实现了模块高稳定输出.在-55℃~+85℃工作温度范围内、输入信号功率0~+3 dBm条件下,梳状谱电路驱动功率为20 dBm左右,测试模块输出信号功率变化小于1.5 dB,附加相位噪声劣化小于1 dB. 相似文献
14.
A C-band high-dynamic range GaN HEMT low-noise amplifier 总被引:1,自引:0,他引:1
Hongtao Xu Sanabria C. Chini A. Keller S. Mishra U.K. York R.A. 《Microwave and Wireless Components Letters, IEEE》2004,14(6):262-264
A C-band low-noise amplifier (LNA) is designed and fabricated using GAN HEMT power devices. The one-stage amplifier has a measured noise figure of 1.6 dB at 6 GHz, with an associated gain of 10.9 dB and IIP3 of 13 dBm. it also exhibits broadband operation from 4-8 GHz with noise figure less than 1.9 dB. The circuit can endure up to 31 dBm power from the input port. Compared to circuits based on other material and technology, the circuit shows comparable noise figure with improved dynamic range and survivability. 相似文献
15.
Dong Min Kang Ju Yeon Hong Jae Yeob Shim Jin‐Hee Lee Hyung‐Sup Yoon Kyung Ho Lee 《ETRI Journal》2005,27(2):133-139
A monolithic microwave integrated circuit (MMIC) chip set consisting of a power amplifier, a driver amplifier, and a frequency doubler has been developed for automotive radar systems at 77 GHz. The chip set was fabricated using a 0.15 µm gate‐length InGaAs/InAlAs/GaAs metamorphic high electron mobility transistor (mHEMT) process based on a 4‐inch substrate. The power amplifier demonstrated a measured small signal gain of over 20 dB from 76 to 77 GHz with 15.5 dBm output power. The chip size is 2 mm × 2 mm. The driver amplifier exhibited a gain of 23 dB over a 76 to 77 GHz band with an output power of 13 dBm. The chip size is 2.1 mm × 2 mm. The frequency doubler achieved an output power of –6 dBm at 76.5 GHz with a conversion gain of ?16 dB for an input power of 10 dBm and a 38.25 GHz input frequency. The chip size is 1.2 mm × 1.2 mm. This MMIC chip set is suitable for the 77 GHz automotive radar systems and related applications in a W‐band. 相似文献
16.
该组件是将输入信号 (1 5 GHz,1 0 d Bm)倍频至 3 0 GHz,与本振信号 (5 GHz,1 0 d Bm)上变频到 3 5 GHz,然后进行功率放大输出。其倍频部分采用 Ga As PHEMT有源倍频并进行放大 ,混频电路采用 Ga As二极管的双平衡混频 ,滤波放大后由 8mm波导输出。最终结果为输出频率为 3 5 GHz,输出功率为 1 7d Bm,谐波抑制度大于 40 d BC,偏离中心频率± 2 0 0 MHz带宽内 ,幅度不平坦度小于 1 .5 d B。整个组件尺寸仅为 60 mm×2 2 mm× 1 5 mm。 相似文献
17.
基于0.7μm InP HBT工艺,设计实现了一种高功率高谐波抑制比的W波段倍频器MMIC。电路二倍频单元采用有源推推结构,通过3个二倍频器单元级联形成八倍频链,并在链路的输出端加入输出缓冲放大器,进一步提高倍频输出功率。常温25℃状态下,当输入信号功率为0 dBm时,倍频器MMIC在78.4~96.0 GHz输出频率范围内,输出功率大于10 dBm,谐波抑制度大于50 dBc。芯片面积仅为2.22 mm2,采用单电源+5 V供电。 相似文献
18.
报告了研制的 9.6mm栅宽双δ-掺杂功率 PHEMT,在 fo=1 1 .2 GHz、Vds=8.5 V时该器件输出功率3 7.2 8d Bm,功率增益 9.5 d B,功率附加效率 44.7% ,在 Vds=5~ 9V的范围内 ,该器件的功率附加效率均大于42 % ,两芯片合成 ,在 1 0 .5~ 1 1 .3 GHz范围内 ,输出功率大于 3 9.92 d Bm,最大功率达到 40 .3 7d Bm,功率增益大于 9.9d B,典型的功率附加效率 40 %。 相似文献
19.
设计研制了一个8~18GHz的混合集成电路宽带高功率放大器。高功率放大器由基于GaAs MMIC工艺的4指微带兰格耦合器实现。为了减小电磁干扰,采用散热效果好的多层AlN材料作为功率放大器的载体。当输入功率为25dBm时,功率放大器输出连续波饱和功率在8–13 GHz 频率范围内大于39dBm,在其他频率范围内大于38.6dBm,在11.9GHz我们得到最大输出功率39.4dBm。在整个频带内,功率附加效率大于18%,当输入功率为18dBm时小信号增益为15.70.7 dB。高功率功率放大器尺寸为25mm*15mm*1.5mm. 相似文献
20.
Maruhashi K. Madihian M. Desclos L. Ouda K. Kuzuhara M. 《Microwave Theory and Techniques》1996,44(8):1424-1428
We report on a high power, high efficiency, and small-size monolithic coplanar waveguide oscillator incorporating a single-stage buffer amplifier on the same chip. For the oscillator design, by changing RF current level through the device, the optimum load line was chosen in order to have an oscillation frequency insensitive to the effect of the subsequently connected amplifier, based on a device-circuit interaction concept. The amplifier, on the other hand, which was driven directly by the oscillator, was designed to achieve an overall high power and high efficiency operation. At 21 GHz, the output power of the developed chip recorded 17 dBm with an overall DC-RF efficiency of 22%. By changing the length of a source feedback line, the oscillation frequency was varied from 21 GHz to 26 GHz. For all cases, the output power remained higher than 16 dBm 相似文献