漏雪崩应力热载流子注入引起的MOSFET退变特性研究

本对亚微米ＭＯＳＦＥＴ在漏雪崩恒流应力（ＤＡＳ）条件下热载流子注入引起的退变现象做了实验研究，实验结果表明：在一般的恒流应力条件下，栅氧化层中由空穴注入形成的空穴陷阱电荷对器件特起主要影响作用，恒流应力过程中，任何附加的电子注入都可使器件退变特性发生明显变化。实验结果还证实，漏雪崩应力期间形成的空穴陷阱电荷可明显降低器件栅氧化层的介质击穿特性。     

衬底热空穴耦合的薄栅TDDB效应

通过衬底热空穴 (SHH,Substrate Hot Hole)注入技术 ,对 SHH增强的薄 Si O2 层击穿特性进行了研究 .与通常的 F- N应力实验相比 ,SHH导致的薄栅氧化层击穿显示了不同的击穿特性 .其击穿电荷要比 F- N隧穿的击穿电荷大得多 ,栅氧化层的击穿电荷量与注入的空穴流密度和注入时空穴具有的能量以及栅电压有关 .这些新的实验结果表明 F- N应力导致的薄栅氧化层的击穿不仅由注入的空穴数量决定 .提出了一个全新的衬底热空穴耦合的TDDB(Tim e Dependent Dielectric Breakdown)模型     

衬底热空穴耦合的薄栅TDDB效应

通过衬底热空穴(SHH,Substrate Hot Hoel)注入技术,对SHH增强的薄SiO2层击穿特性进行了研究.与通常的F-N应力实验相比,SHH导致的薄栅氧化层击穿显示了不同的击穿特性.其击穿电荷要比F-N隧穿的击穿电荷大得多,栅氧化层的击穿电荷量与注入的空穴流密度和注人时空穴具有的能量以及栅电压有关.这些新的实验结果表明F-N应力导致的薄栅氧化层的击穿不仅由注入的空穴数量决定.提出了一个全新的衬底热空穴耦合的TDDB(Time Dependent Dielectric Breakdown)模型.     

衬底热空穴导致的薄栅介质经时击穿的物理模型研究1

该文定量研究了热电子和空穴注入对薄栅氧化层击穿的影响,讨论了不同应力条件下的阈值电压变化,首次提出了薄栅氧化层的经时击穿是由热电子和空穴共同作用的结果,并对上述实验现象进行了详细的理论分析,提出了薄栅氧化层经时击穿分两步。首先注入的热电子在薄栅氧化层中产生陷阱中心,然后空穴陷入陷阱导致薄栅氧击穿。     

衬底热空穴导致的薄栅介质经时击穿的物理模型研究

该文定量研究了热电子和空穴注入对薄栅氧化层击穿的影响,讨论了不同应力条件下的阈值电压变化,首次提出了薄栅氧化层的经时击穿是由热电子和空穴共同作用的结果,并对上述实验现象进行了详细的理论分析,提出了薄栅氧化层经时击穿分两步。首先注入的热电子在薄栅氧化层中产生陷阱中心,然后空穴陷入陷阱导致薄栅氧击穿。     

薄膜全耗尽SIMOX／SOIMOSFET中单晶体管Latch引起的器件性能蜕变实验研究

本文对ＳＩＭＯＸ／ＳＯＩ全耗尽Ｎ沟ＭＯＳＦＥＴ中单晶体管Ｌａｔｃｈ状态对器件性能的影响进行了实验研究．实验结果表明，短时间的Ｌａｔｃｈ条件下的电应力冲击便可使全耗尽器件特性产生明显蜕变．蜕变原因主要是Ｌａｔｃｈ期间大量热电子注入到背栅氧化层中形成了电子陷阱电荷（主要分布在漏端附近）所致．文章还对经过Ｌａｔｃｈ应力后，全耗尽ＳＯＩ器件在其他应力条件下的蜕变特性进行了分析．     

Snapback应力对90nm nMOSFET栅氧化层完整性的影响

基于测试对snapback应力引起的栅氧化层损伤特性和损伤位置进行了研究.研究发现应力期间产生的损伤引起器件特性随应力时间以近似幂指数的关系退化.应力产生的氧化层陷阱将会引起应力引起的泄漏电流增加,击穿电荷减少,也会造成关态漏泄漏电流的退化.栅氧化层损伤不仅在漏区一侧产生,而且也会在源区一侧产生.热空穴产生的三代电子在指向衬底的电场作用下向Si-SiO2界面移动,这解释了源区一侧栅氧化层损伤的产生原因.     

不同应力条件下亚微米MOSFET''s热载流子退变特性实验研究

本文对N沟道亚微米器件在不同应力条件下的热载流子退变特性进行了实验研究。实验结果表明:热空穴注入对器件的热载流子退变特性有重要影响。文章对不同应力条件下器件中的热空穴注入与热电子注入的相互作用进行了分析。     

Snapback应力对90nm nMOSFET栅氧化层完整性的影响

基于测试对snapback应力引起的栅氧化层损伤特性和损伤位置进行了研究．研究发现应力期间产生的损伤引起器件特性随应力时间以近似幂指数的关系退化．应力产生的氧化层陷阱将会引起应力引起的泄漏电流增加，击穿电荷减少，也会造成关态漏泄漏电流的退化．栅氧化层损伤不仅在漏区一侧产生，而且也会在源区一侧产生．热空穴产生的三代电子在指向衬底的电场作用下向Si-SiO2界面移动，这解释了源区一侧栅氧化层损伤的产生原因．     

薄栅介质陷阱密度的求解和相关参数的提取

采用恒定电流应力对薄栅氧化层MOS电容进行了TDDB评价实验,提出了精确测量和表征陷阱密度及累积失效率的方法.该方法根据电荷陷落的动态平衡方程,测量恒流应力下MOS电容的栅电压变化曲线和应力前后的高频C-V曲线变化求解陷阱密度.从实验中可以直接提取表征陷阱的动态参数.在此基础上,可以对器件的累积失效率进行精确的评估.     

薄栅介质陷阱密度的求解和相关参数的提取

采用恒定电流应力对薄栅氧化层MOS电容进行了TDDB评价实验,提出了精确测量和表征陷阱密度及累积失效率的方法.该方法根据电荷陷落的动态平衡方程,测量恒流应力下MOS电容的栅电压变化曲线和应力前后的高频C-V曲线变化求解陷阱密度.从实验中可以直接提取表征陷阱的动态参数.在此基础上,可以对器件的累积失效率进行精确的评估.     

衬底热空穴注入下的薄栅氧化层击穿特性

利用衬底热空穴(SHH)注入技术,分别定量研究了热电子和空穴注入对薄栅氧化层击穿的影响,讨论了不同应力条件下的阈值电压变化.阈值电压的漂移表明是正电荷陷入氧化层中,而热电子的存在是氧化层击穿的必要条件.把阳极空穴注入模型和电子陷阱产生模型统一起来,提出了薄栅氧化层的击穿是与电子导致的空穴陷阱相关的.研究结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡.认为栅氧化层的击穿是一个两步过程.第一步是注入的热电子打断Si一O键,产生悬挂键充当空穴陷阱中心,第二步是空穴被陷阱俘获,在氧化层中产生导电通路,薄栅氧化层的击穿是在注入的热电子和空穴的共同作用下发生的.     

衬底热空穴注入下的薄栅氧化层击穿特性

利用衬底热空穴 (SHH)注入技术 ,分别定量研究了热电子和空穴注入对薄栅氧化层击穿的影响 ,讨论了不同应力条件下的阈值电压变化 .阈值电压的漂移表明是正电荷陷入氧化层中 ,而热电子的存在是氧化层击穿的必要条件 .把阳极空穴注入模型和电子陷阱产生模型统一起来 ,提出了薄栅氧化层的击穿是与电子导致的空穴陷阱相关的 .研究结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡 .认为栅氧化层的击穿是一个两步过程 .第一步是注入的热电子打断 Si— O键 ,产生悬挂键充当空穴陷阱中心 ,第二步是空穴被陷阱俘获 ,在氧化层中产生导电通路     

栅氧化层及界面电荷对SiC MOSFET阈值电压稳定性的影响

阈值电压不稳定是SiC MOSFET的一个主要问题，而栅氧化层及界面电荷是引起器件阈值电压不稳定的关键因素。结合三角波电压扫描法和中带电压法提取了SiC MOSFET中的栅氧化层陷阱电荷面密度、界面陷阱电荷面密度和可动电荷面密度随应力时间的变化量，总结了三种电荷面密度变化量在不同应力时间下的变化规律，分析了其对器件阈值电压不稳定性的影响，同时推测了长时间偏压作用下SiC MOSFET阈值电压稳定性的劣化机制。测试结果表明，栅氧化层陷阱电荷面密度、界面陷阱电荷面密度和可动电荷面密度在不同偏压温度下随应力时间的变化规律不同，常温应力下器件阈值电压稳定性劣化主要与栅氧化层陷阱电荷有关，而高温下，则主要与界面陷阱电荷有关。     

薄栅氧化层击穿特性的实验研究

在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了TDDB的击穿机理,讨论了栅氧化层面积对击穿特性的影响.对相关击穿电荷QBD进行了实验测试和分析,研究结果表明：相关击穿电荷QBD除了与氧化层质量有关外,还与应力电流密度以及栅氧化层面积强相关.得出了QBD的解析表达式,并且对相关参数进行了研究.     

热载流子应力下超薄栅p MOS器件氧化层陷阱电荷的表征

利用电荷泵技术研究了 4nmpMOSFET的热载流子应力下氧化层陷阱电荷的产生行为 .首先 ,对于不同沟道长度下的热载流子退化 ,通过直接的实验证据 ,发现空穴陷阱俘获特性与应力时间呈对数关系 .然后对不同应力电压、不同沟道长度下氧化层陷阱电荷 (包括空穴和电子陷阱俘获 )的产生做了进一步的分析 .发现对于 pMOSFET的热载流子退化 ,氧化层陷阱电荷产生分两步过程 :在较短的应力初期 ,电子陷阱俘获是主要机制 ;而随着应力时间增加 ,空穴陷阱俘获作用逐渐显著 ,最后主导了氧化层陷阱电荷的产生.     

热载流子应力下超薄栅pMOS器件氧化层陷阱电荷的表征

利用电荷泵技术研究了4nm pMOSFET的热载流子应力下氧化层陷阱电荷的产生行为.首先,对于不同沟道长度下的热载流子退化,通过直接的实验证据,发现空穴陷阱俘获特性与应力时间呈对数关系.然后对不同应力电压、不同沟道长度下氧化层陷阱电荷(包括空穴和电子陷阱俘获)的产生做了进一步的分析.发现对于pMOSFET的热载流子退化,氧化层陷阱电荷产生分两步过程:在较短的应力初期,电子陷阱俘获是主要机制;而随着应力时间增加,空穴陷阱俘获作用逐渐显著,最后主导了氧化层陷阱电荷的产生.     

薄栅氧化层击穿特性的实验研究

在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了ＴＤＤＢ的击穿机理,讨论了栅氧化层面积对击穿特性的影响．对相关击穿电荷ＱＢＤ进行了实验测试和分析,研究结果表明：相关击穿电荷ＱＢＤ除了与氧化层质量有关外,还与应力电流密度以及栅氧化层面积强相关．得出了ＱＢＤ的解析表达式,并且对相关参数进行了研究     

热载流子应力下n-MOSFET线性漏电流的退化

研究了不同沟道和栅氧化层厚度的n-M O S器件在衬底正偏压的VG=VD/2热载流子应力下,由于衬底正偏压的不同对器件线性漏电流退化的影响。实验发现衬底正偏压对沟长0.135μm,栅氧化层厚度2.5 nm器件的线性漏电流退化的影响比沟长0.25μm,栅氧化层厚度5 nm器件更强。分析结果表明,随着器件沟长继续缩短和栅氧化层减薄,由于衬底正偏置导致的阈值电压减小、增强的寄生NPN晶体管效应、沟道热电子与碰撞电离空穴复合所产生的高能光子以及热电子直接隧穿超薄栅氧化层产生的高能光子可能打断S i-S iO2界面的弱键产生界面陷阱,加速n-M O S器件线性漏电流的退化。     

20V NLDMOS器件在关态雪崩击穿条件下的退化

对一种工作在关态雪崩击穿条件下的20V的NLDMOS器件的退化特性进行了研究。通过电流脉冲应力实验、TCAD软件仿真、以及电荷泵测试,提出了两种退化机制。第一种机制是N型漂移区中热空穴注入到氧化层中,在氧化层中形成固定正电荷;第二种机制是漂移区中界面态的增加引起的载流子迁移率下降。这两种机制都随着雪崩电流的增加而增强。