基于FPGA技术的B码解调方案的设计与实现

通过分析传统B码终端的工作原理和标准B-AC码的组成，阐述了现有靶场部分B码终端不能正确解调经数字信道传输的B码的原因，提出了一种利用大规模集成电路实现对畸变的B-AC码纠正的实现方案及具体实现原理，并对该种实现方案的性能指标进行了分析。     

基于FPGA的1553B总线接口板设计

基于FPGA的1553B通信网络的多路总线传输接口板,采用FPGA片内实现.通过Verilog程序和调用QuartusⅡ软件内部宏模块完成.包括双冗余曼彻斯特Ⅱ编解码及串并转换、总线传输逻辑、终端协议和消息处理、内存及控制器及子系统模块.编写Verilog代码时,检测信号采用跳变沿检测而避免电平检测,可提高系统可靠性.     

基于MSP430与FPGA的高授时精度时码终端系统设计

高准确度的时间信息和同步频率信号是获取准确数据、实时精确测量和制导控制飞行目标的基础。为了解调IRIG-B交流码和直流码,实现全系统时间同步和精确授时,通过基于MSP430单片机和FPGA的时统终端系统的设计,实现了对IRIG-B码、GPS、GLONASS和北斗时间信息的解调,系统具有内设频标的守时功能和误码识别功能,同时提供各种不同频率的同步信号。通过采用数字电位计自动调节电压的方式进行晶振驯服,提高了晶振的准确度,减小了老化和频率漂移对频率准确度的影响,系统外同步精度可达到100ns。     

基于FPGA的USB控制器IP核设计

根据USB1．1通信协议,设计基于AlteraFPGA的USB控制器核,包括接口电路设计,USB控制器设计。其接口电路负责连接USB控制器和微控制器,实现微控制器总线与SIE控制总线和EP0总线上的信号转换;USB控制器实现SIE控制、端点、EP0及收发器总线上信号的转换。所有信号都是由采用带清除预置功能的DFF触发器实现的,信号与信号的转换都是由组合逻辑电路来实现的。     

基于FPGA的PN511误码测试仪的设计与实现

设计了一种基于FPGA产生PN511码的智能误码测试仪，阐述了各模块原理和设计方法，通过测试和实际应用，各项性能指标均满足要求。     

基于FPGA的脉冲测距机载系统中编译码模块的设计与实现

根据某型飞机分米波仪表着陆系统测距单元的基本工作原理．提出了一种基于FPGA的机载测距编译码模块设计方案。本方案使用一片300万门FPGA实现了由分立元件构成的原模拟系统的基本功能．使测距精度大大提高,并且这种方案具有较强的设计灵活性和可扩展性。经实际测试和仿真证明,本方案可以完全实现设计功能,运行稳定可靠。     

基于Matlab／Simulink的B码信号产生及传输过程仿真

运用基于Matlab／Simulink的动态仿真环境，论述了B码的产生、传输信道噪声对B码的影响、PCM对B码的影响等，揭示了B码信号的组成和产生原理，分析了噪声、信号数字化过程抽样、量化、编码、低通滤波等传输环节对B码信号的影响。     

基于相关滤波和哈达玛变换的帧同步码识别

为从侦收到的信息中得到帧同步码,提出了基于相关滤波及哈达玛变换的识别方法。该方法先利用二次相关滤波区分信息码和帧同步码,然后利用哈达玛变换压缩数据处理量识别出帧长,最后通过模糊匹配法进一步识别出同步码的同步起始位和码型。仿真结果表明:在较高误码率的影响下,该方法可以利用较少的数据量快速准确地建立帧同步,并具有较好的识别效果。     

基于FPGA软核的爆炸场压力测试系统设计与实现?

针对爆炸场环境的压力测试,基于FPGA软核设计了爆炸场压力测试系统。 FPGA通过调用多个软核模块,控制爆炸压力测试。软核参数是可配置的,调用并修改这些可移植软核,可快速完成系统的设计。相比常规测试系统,该压力测试系统具有引用方便、可移植性好、电路复用性强等特点。实验室环境下,系统测试准确。并在爆炸场试验中获得了有效数据,试验结果表明,该系统具有很好的可靠性。     

基于DSP和FPGA的多总线通信接口设计

基于数字信号处理器(DSP)和现场可编程逻辑门阵列(FPGA)设计了一种嵌入式多总线通讯接口系统,实现了千兆以太网与1553B总线和CAN总线间的数据信息交互。DSP通过上层应用程序实现千兆以太网和1553B总线、CAN总线间的数据转换和处理。在FPGA内完成对1553B总线和CAN总线的逻辑控制和时序转换。对系统的总体方案设计、硬件构成、各模块功能的实现以及软件流程进行了设计和分析。在调试和试验过程中证实该系统通讯实时性强,性能稳定、可靠。     

基于BU-61580的嵌入式1553B终端设计

BU-61580是美国DDC公司为MIL—STD-1553A/B标准设计的超大规模接口协议芯片,它是当前1553A/B总线应用系统中流行的器件,本文简述了利用BU-61580设计1553B终端的方法,并通过简单的例子,详细叙述了它的软件初始化方法和工作过程。     

一种基于FPGA的UART IP核设计

针对大部分集成电路中的UART（通用异步收发器）芯片成本高、电路复杂、移植性较差等缺点,提出了一种基于FPGA的UART IP核设计方法,应用有限状态机设计了接收器、发送器等模块,并使用VerilogHDL硬件描述语言进行编程仿真试验。仿真结果表明：该方法减小了系统体积,降低了功耗,提高了系统的稳定性和可靠性,增加了系统的灵活性,提高了可移植性。     

基于HI-6130的1553B总线远程终端设计

提出一种基于HI-6130的1553B总线远程终端板卡设计方案,解决了空军对1553B总线机载设备小型化、低功耗的迫切需求。通过对系统硬件电路设计、软件驱动的分析和仿真,研究出一种可行的1553B 总线 RT 模式数据接口板卡的设计方法。测试结果表明：该方案数据传输可靠、稳定,已在某机载装置上得到了实际应用,能满足机载设备小型化、低功耗的需求。     

基于AD9154和FPGA的高速复杂雷达信号波形的设计

在现代复杂雷达系统中,需要获得大带宽以及复杂的信号波形,因此对AD/DA器件的采样率要求非常高。基于JESD204B传输协议的高速AD/DA器件相较于传统LVDS协议的器件具有高采样率及高传输速率等优势,可用于复杂雷达信号波形的产生。本文以Xilinx公司的ZC706开发板搭载的Zynq7000 FPGA为主控芯片,利用其高速串行接口与AD9154进行数据传输,控制AD9154产生中心载频1.8 GHz,跳频频点64个,合成带宽512 MHz的脉间随机跳频雷达模拟信号及相应的本振信号,用于算法仿真实验。     

基于LAS码与混沌的水下LPI波形设计

鉴于水下探测对低截获概率（LPI）波形特性的需求,将混沌序列连续化后用以相位调制得到基本波形,然后用大区域同步（LAS）码对其分别作脉内、脉间调制设计出2种新波形,借助其模糊图的零延时切面和零频移切面直观比较了新波形与连续波（CW）、线性调频（LFM）、二进制相移键控（BPSK）、Costas等4种典型水下探测波形的分辨特性,并通过时间分辨常数和频率分辨常数作出量化分析。模糊图的非零频移切面被用以理想背景下各波形的多普勒敏感性比较,并通过Q函数进一步比较了它们的抗混响能力。对比分析表明,新设计的2种波形具有出色的距离分辨率和多普勒容忍性,且在整个实际所需探测速度范围上有很强的抗混响能力。     

基于改进B分布自适应窗长时频分析的伪码调相-载波调频复合引信信号的参数提取研究

研究了基于改进B分布的自适应窗长时频分析的理论及其实现方法,利用该方法对伪码体制复合引信信号进行脉冲内特征分析,这些信号具体包括伪码调相信号、伪码调相与正弦调频复合信号、伪码调相与线性调频复合信号.仿真结果表明,在信噪比为3 dB时,利用该种自适应窗长时频分析技术,不但可以提取载频调制的特征信息,而且能够有效提取相位突...