典型集成计数器的应用

计数器是数字电路中使用最多的一种时序逻辑电路。计数器不仅能用于对时钟脉冲计数,还可以用于分频、定时,产生节拍脉冲和脉冲序列以及进行数字运算等。计数器的种类很多,从不同的角度出发,有不同的分类方法:按照计数进位制的不同,可分为二进制计     

数字电子钟的设计与仿真

本文介绍了一种数字电子钟的设计与仿真。数字电子钟的设计涉及到模拟电子技术与数字电子技术。其中,绝大部分是数字部分:逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。是典型的时序逻辑电路,包含了计数器、二进制数、八进制数、十六进制、二十四进制、十进制数的概念。     

基于PLD芯片的信号灯设计

可编程逻辑器件PLD（Programmable Logic Device）允许用户根据自己的要求实现相应的逻辑功能,并且可以多次编程,在用户设计过程中提供了更大的灵活性.常见的可编程逻辑器件有FPGA和CPLD.主要介绍数字频率计的工作原理与它的四个不同的功能模块.而信号灯设计在基于PLD芯片上进行设计,系统分为八分频组合逻辑电路、十进制计数器、输出组合逻辑电路等3个模块.     

分辨矩阵在逻辑优化中的应用

真值表的化简对于逻辑电路的分析与设计具有及其重要的意义.对真值表的化简问题进行研究,提出了一种利用分辨矩阵从真值表中获取最小布尔表达式的粒分辨矩阵方法,实现其在逻辑优化中的应用.首先,将真值表视为逻辑信息系统,将真值表的化简问题转化为逻辑信息系统的最简规则发现问题.然后,在传统分辨矩阵的基础上,利用等价关系模型构造粒分...     

系统重构中真值表格式及预处理研究

研究了组合逻辑电路和时序电路采集的数据特征,并重点考虑了在没有反馈和带有反馈的两种情况下,对真值表数据表示形式的要求,确立了适合两种电路模型的真值表数据表示形式.分析了逻辑综合过程以及多次数据采集过程中对真值表数据特征的要求,提出了一种真值表数据预处理的方法,即将其排序后交给逻辑综合,经测试表明,这种方式能够较大地提高逻辑综合处理速度.     

如何构造N进制计数器及提高可靠性

计数器是一种应用广泛的时序逻辑电路,本文通过用不同方法构造十二进制计数器为例,讲解了如何利用集成计数器构造N进制计数器的各种方法,并给出了如何进一步提高电路可靠性的一种方法。     

脉冲吞除程序分频剖析

<正> 一、问题的由来脉冲吞除是在研制单环数字式频率合成器的高速程序分频时提出来的.单环数字式频率合成器的方框图如图1所示.它的主要特点是在锁相环路中插入一个分频比可变的程序计数器,利用改变分频比以改变压控振荡器VCO的输出频率.分频后的信号与基准信号在鉴相器中比相,得出误差电压去控制VCO的频率.由此得到大量稳定的工作频率.程序计数器通常由多级分频比可变的十进计数器和一些附加电路组成,如图2所示.它每完成一个计     

基于粒矩阵的多变量真值表快速约简算法

真值表化简可简化数字逻辑电路的分析与设计。在人工智能理论中, 命题逻辑值的判定和复合命题的等值关系判定也需要用到真值表及其化简。文中将真值表定义为逻辑信息系统, 用粒矩阵由粗到细描述不同粒度空间下的知识, 将真值表化简转化为通过粒矩阵运算实现的逻辑信息系统属性与属性值的约简, 从而提出多变量真值表快速约简算法。并将算法应用到发光二极管七段数字显示器的设计中, 实验分析表明文中算法的快速性和有效性。     

基于可编程计数器的互斥多变量时序电路

应用可编程计数器实现互斥多变量时序逻辑电路时，应优先考虑按二进制时序进行状态分配，因这样分配不需要进行预置数，电路简单，并将0000代码分配给初始状态，以便使用计数器的清零操作。本文综合利用集成可编程计数器的计数、置数、保持三种操作，论述了如何实现互斥多变量时序逻辑电路的方法。     

基于变粒度的大规模真值表快速知识约简

在大规模逻辑电路的分析与设计中,直接由大规模真值表得到最简逻辑函数表达式的过程往往比较复杂。针对此问题,提出了一种基于变粒度的大规模真值表快速知识约简算法。随着真值表的输入逻辑变量的粒度变化,通过引入标记矩阵和启发式算子,对大规模真值表进行知识约简,从而得到最简逻辑函数表达式。最后,通过实例分析并详述算法过程,且通过数据集进行对比实验,验证了该算法的快速性与有效性。     

用EPROM构成多路信号产生器

以九路脉冲波形产生器为例介绍用EPROM及一些部件构成多路同步脉冲产生器的方法.将多路同步脉冲波用几个特定参数描述,把这些特征参数制成真值表,将真值表编程存入不同的ERROM中,再用地址计数器选址,各地址的内容输出,便是多路同步脉冲波.     

怎样用GAL制作计数器

很多场合需要使用十进制计数器,用来对CK脉冲进行计数,但苦于写不出计数器各输出端Q4Q3Q2Q1和输入信号——被计数的时钟脉冲CK之间的逻辑关系。其实,只要将计数器次态和现态之间的逻辑关系找出来,就可以得到需要的逻辑关系,这既是制作计数器的思路,也是制作各种时序电路的思路。这一方法可以归结为三步:一是分析逻辑功能,列写真值表;二是由真值表列写逻辑关系式;三是将逻辑式译     

十进计数器C_(157)及其应用

<正> 分频计数器在数控、测量仪器、计算机应用、以及工农业中都有着广泛的用途。有许多分频计数的方法,可以应用D触发器、J-K触发器、BCD同步加法     

CMOS分频电路的设计

本文讨论了用于高速串行收发系统接收端的时钟分频电路的设计.通过对扭环计数器工作原理的分析,提出了一种基于类扭环计数器的分频电路,该电路可以模式可选的实现奇数和偶数分频,并达到相应的占空比.所设计电路在SMIC0.18um CMOS工艺下采用Cadence公司的Spectre进行了仿真,结果显示电路可对1.25GHz时钟完成相应分频.     

一种用EPROM实现的天线方位比较电路

本文介绍了实现天线方位码可停在任意角度的实际电路设计,该设计采用数值大小比较器比较模拟天线方位与E-PROM全译码送出的二进制数据(即利用拨码开关设定的数据作为控制输入的角度)。当需要比较的数据达到一致时,便控制了模拟天线即555振荡器脉冲到分频计数器的输入,分频计数器停止计数,天线停在拨码开关设定的角度,这里实际电路角度控制精确度为1度,如果需要提高精确度,只是增加位数,基本方法不变。     

可编程计数器

<正> 计数器可以实现计数、分频、运算及控制等功能,它是数字设备常用的基本部件之一。计数器的种类很多,根据所选器件功能的不同,实现计数的方法也不相同,其中可编程计数器使用最方便、最灵活。所谓     

基于FPGA的数字电子时钟设计

数字电子钟是一种用数字显示秒、分、时的记时装置,与传统的机械钟相比,他具有走时准确、显示直观、无机械传动装置等优点,因而得到了广泛的应用:小到人们的日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟.本文基于FPGA的基础上用通过简单的VERTLOG语言实现数字电子钟.电子时钟最基础也是最关键的一步就是分频,我们所使用的开发板是50M有源晶振,程序设计要根据实现的不同功能进行分频.最基本的有50M分频得到1HZ,5000分频得到1万HZ扫描数码管,60进制计数器、24进制计数器、12进制计数器,然后设定按键分别实行模式的选择、数字的加、选择数码管、复位清0,这样我们就能实现电子时钟的基本功能了,再加上判断语句就能得到闹钟和整点报时了.     

基于FPGA的小数分频实现方法

提出了一种基于FPGA的小数分频实现方法。介绍了现有分频方法的局限性,提出一种新的基于两级计数器的分频实现方法,给出该方法的设计原理以及实现框图,利用软件对电路进行仿真,由仿真结果可以看出该方法可有效实现输入信号频率的小数调整,最后分析了方法的优缺点及其应用领域。实验结果表明,设计方法能够高精度地完成对信号频率的微调,并且频率转换时间被缩短到2.56μs。     

基于ACTEL反熔丝FPGA的分频器优化设计

为了提高反熔丝FPGA芯片分频电路的系统工作频率,针对ACTEL公司提供的反熔丝芯片A32100DX,提出了基于计数器、移位寄存器与状态机的分频器VHDL编程方法,给出了硬件开发设计流程及3种设计方法的源程序,并对采用局部时钟及全局时钟、同步复位、异步复位、以及复位置零的计数器法在高低温环境下进行了后仿真对比分析,后仿真对比及烧写后的实测结果表明同步复位的移位寄存器分频方法后仿真速度最高,但在烧写后工作的可靠性不高,容易出现无输出现象,采用全局时钟且同步复位清零的计数器法速度较高,且工作可靠,已经在型号设计中采用。     

模拟声音频率计

模拟声音频率计在接收到声音信号时,模拟声音频率计的发光二极管就会闪亮。根据灯光信号闪动的快慢,就可以换算出所接收到的声音信号的频率。电路简介电路用14位2进制串行计数器和振荡器4060集成电路制作。电路原理图见图1。用驻极体话筒接收声音信号,用4060的两个非门组成线性放大电路,把由话筒接收到的声音信号进行放大。放大后的音频信号通过计数分频器进行分频。复位端R接地,以保证放大器和计数器正常工作。在4060的各级分频输出端,