用Verilog硬件描述语言设计数字计时器

介绍了一种利用Verilog硬件描述语言设计数字计时器的方案,具有成本低、设计简单、容易扩展的特点.给出了系统各部分逻辑电路的HDL描述和电路综合结果.     

用Verilog硬件描述语言实现Viterbi译码

介绍了Viterbi译码的原理，并用Verilog硬件描述语言设计实现了Viterbi译码．实验表明，用这种硬件实现的Viterbi译码器译码速率高达40M，远比用软件实现Viterbi译码快．     

利用VHDL语言设计调度电话记录仪

介绍了调度电话记录仪的简单工作原理,讨论了采用VHDL硬件描述语言设计调度电话记录仪的方法,并指出这种设计方法的优越性。     

层次化设计方法在数字电路设计中的应用

叙述了层次化设计方法的特点及其在现代数字电路设计中的应用，并通过16位数字相关器的设计，介绍了层次化设计方法在数字电路中的具体设计过程。     

硬件描述语言VHDL应用设计及实例

介绍了应用电子电路设计自动化（EDA）工具MAX＋plusⅡ进行的数字电路设计，所探讨的主要内容是EDA设计方法和硬件描述语言VHDL的使用，并以8255为实例进行了编程和仿真，将经过仿真检验的设计卸载到相应的可控除编程逻辑器件（EPLD）中，充分利用了VHDL的灵活性，可移植性和可编程逻辑器件的静可重复编程行性，使硬件设计像软件一样通过编程实现，半实物仿真试验结果表明满足了设计要求。     

用Verilog HDL实现基于FPGA的通用分频器的设计

在数字逻辑电路设计中,常常遇到一些对时钟分频的需求。本文实现了一种基于FPGA的软件化的分频方法,通过对不同的Verilog HDL语言程序语句进行比较分析和仿真综合。     

AHDL 在数字电路设计的应用

随着ＰＬＤ功能的日益强大，数字电路设计已经进入全面革新的时代，ＨＤＬ语言正是这个时代有力的工具。ＡＨＤＬ语言由于其易学易用的特点，适合数字电路工程设计，这样可以大大节省时间和人力物力。本文就是通过一个工程实例展现ＡＨＤＬ语言的强大功能及优越性。     

基于LabVIEW的数字电路设计和仿真

数字电路设计和仿真是电子工程领域的基本技术。介绍了基于LabVIEW的数字电路设计和仿真的原理和方法,比较了其与专业EDA软件的异同,阐述了LabVIEW在编程特性、图形界面、扩展功能、虚拟仪器技术等各方面作为数字电路仿真软件的优势。     

孕妇装样板设计中的两个问题

利用人体简化模型，对目前孕妇装中普遍存在的前中心起吊和侧缝偏转问题作了分析，并提出了解决方法。     

基于Handel-C的硬件优化设计

Handel-C是起源于ISO/ANSI-C的高级程序设计语言,可以使设计者用软件方法来设计硬件。本文采用优化设计方法对Handel-C程序代码进行优化,明显缩短了最长的逻辑时延,大大提高了时钟频率,实现了硬件优化设计。     

电路设计中的时序问题

讨论了电路设计中常见的时序问题，指出电路设计的关键问题是“时序配合”问题。同时，对Motorola公司、Intel公司微控制器的总线时序进行了比较，给出了两种时序总线的连接方法，最后介绍Motel电路的特点和应用。     

VHDL和ISP逻辑器件在光栅数显装置中的应用

随着在系统可编程技术的发展及日趋成熟,利用可编程逻辑器件（PLD）进行大规模电路的集成化设计成为可能,对当今最流行的系统设计技术VHDL和在系统可编程（ISP）逻辑器件作一简要介绍,并设计了一种高集成度的光栅数显装置,明显地减少了所用IC数量和印制版制作的复杂度,显著地提高了系统平均无故障工作时间和系统的可靠性。     

皮影戏数字动画创作技巧解析

在保持传统皮影戏艺术特色的基础上,运用现代电脑动画技术手段,再现已处于濒危状态的皮影戏艺术．以动画作品为实例,将皮影与数字动画结合,通过对皮影戏数字动画创作技巧的解析,探讨皮影戏数字动画的情节选择、镜头的多种互动表现以及皮影戏数字动画的造型设计．将数字化的皮影平台化,使其具备皮影戏造型的表现性和故事情节的趣味性,以增强作品的艺术性,使古老的皮影戏艺术种类具有现代活力．     

基于Multisim 8的数字电路课程设计与仿真

应用Multisim 8进行数字电路课程设计虚拟仿真实验可以有效地克服课程设计实验难于保证的问题。文章介绍了Multisim 8软件仿真功能的特点,并通过实例说明了用Multisim 8软件进行数字电路课程设计、仿真分析的具体方法。     

一种建立数字电路宏模型的方法

提出了一种建立数字门电路宏模型的方法，采用该方法建立的门电路宏模型可以对门电路以及由门电路构成的数字电路进行逻辑仿真，宏模型用构造法建立，不含有源器件，具有模型结构简单、仿真速度快、占用内存少等优点。     

精确频率输出的超低时延DDS电路设计

使用CMOS工艺设计高性能、低成本的直接数字频率合成器DDS是一项十分具有挑战性的任务.本文提出了一种模数可编程的超低时延DDS电路设计.通过增加一个辅助相位累加器,可以根据输出频率的需要来设置辅助相位累加器的输入和模数配置来产生小数复合频率控制字,从而可以进行各种频率的精确输出,完全消除了输出频率误差.还针对CORDIC算法进行了优化改进,提出了一种仅需要小容量的查找表和简单角度校正的CORDIC实现方法,免除了迭代运算过程,设计了一种超低时延的相位幅度转换电路.在电路资源消耗没有增加的前提下,设计电路不仅实现了精确频率输出,还大大降低了电路的输出时延.验证结果表明:本DDS设计电路输出频率不存在频率误差,并且只需要两个时钟周期就能得到高精度的正余弦波输出.本设计通过对相位累加器和相位幅度转换电路的改进,消除了输出频率误差和降低了输出时延,具有输出频率精确、输出时延小、成本低等优点,更加适合输出频率精度要求高、实时性强的信号处理应用场合.     

断路器机械特性的高速摄像法检测

绝大多数的断路器事故由机械故障引起,检测断路器机械特性具有重要意义.针对传统断路器机械特性检测方法的不足,提出了一种基于高速摄像机的断路器机械特性检测方法.介绍了该检测方法的基本原理,在断路器运动部件粘贴标点,利用高速摄像机记录断路器的开断过程,通过检测软件提取标点在每个画面中的位置,即可获得行程一时间特性,对其求导可...     

VHDL在DDN网语音系统中的应用

提出了一种适用于数字数据网(DDN)的语音传输方法,并研制成一种能与公共电话网(PSTN)互连的语音系统,以及介绍硬件描述语言VHDL在该语音系统硬件设计中的应用。