具有屏蔽环结构的LDMOS漂移区表面电场分布模型

本文通过求解二维泊松方程建立了具有屏蔽环结构的LDMOS漂移区表面电场分布模型,从而得出该结构表面电势和表面电场的解析表达式。分析了屏蔽环长度及氧化层厚度对表面电场分布的影响,通过ISE TCAD仿真验证了模型的准确性。根据表面电场分布求解器件的击穿电压并与实际测试数据对比得到了较为一致的结果,证明了该模型的适用性。     

带p埋层表面注入硅基LDMOS模型与优化

提出一种带p埋层的表面注入硅基LDMOS高压器件新结构,称为BSI LDMOS(surface implanted LDMOS with p buried layer).通过表面注入n 薄层降低导通电阻,p埋层不但改善横向表面电场分布,提高击穿电压,而且增大漂移区优化浓度.求解电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究结构参数对表面电场和击穿电压的影响,数值与解析结果吻合较好.结果表明:与常规结构相比较,BSI LDMOS大大改善了击穿电压和导通电阻的折衷关系.     

带p埋层表面注入硅基LDMOS模型与优化

提出一种带p埋层的表面注入硅基LDMOS高压器件新结构,称为BSI LDMOS(surface implanted LDMOS with p buried layer).通过表面注入n+薄层降低导通电阻,p埋层不但改善横向表面电场分布,提高击穿电压,而且增大漂移区优化浓度.求解电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究结构参数对表面电场和击穿电压的影响,数值与解析结果吻合较好.结果表明:与常规结构相比较,BSI LDMOS大大改善了击穿电压和导通电阻的折衷关系.     

LDD功率器件表面电场解析模型及优化

提出低掺杂漏(Lightly Doped Drain,LDD)功率器件表面电场和电势解析模型。基于分区求解二维Poisson方程,获得二维表面电场和电势的解析表达式。借助此模型,研究器件结构参数对表面电场和电势的影响;计算漂移区长度与击穿电压的关系,分析了击穿电压随低掺杂漏区掺杂浓度和漂移区厚度的变化,从理论上揭示了获得最大击穿电压的条件。解析结果与数值结果吻合较好,验证了模型的准确性,该模型可用于硅基LDD功率器件的设计优化。     

基于RESURF理论的SOI LDMOS 耐压模型研究

对SOI LDMOS器件的击穿电压进行了研究,建立了适用于该器件的RESURF耐压模型,获得了表面电势和电场分布解析表达式,给出了SOI LDMOS器件漂移区的最优浓度,在此基础上将该模型嵌入半导体工艺模拟以及器件模拟软件(Sentaurus TCAD)中,并对SOI LDMOS器件的表面电场分布、击穿特性和I-V特性...     

场板SOI RESURF LDMOS表面势场分布解析模型

以往对SOI器件的建模基本上基于漂移区全耗尽的假设,且大多未考虑场板对表面势场分布的影响。通过分区求解二维泊松方程,建立了场板SOI RESURF LDMOS表面电势和表面电场分布解析模型。该模型同时考虑了栅场板和漏场板的作用,既适用于漂移区全耗尽的情况,也适用于漂移区不全耗尽的情况。利用此模型和半导体器件仿真工具Silvaco,详细探讨了器件在不同偏压下栅场板和漏场板对漂移区表面电势和电场分布的影响。解析模型结果与数值仿真结果吻合良好,验证了模型的准确性。     

阶梯掺杂薄漂移区RESURF LDMOS耐压模型

提出硅基阶梯掺杂薄漂移区RESURF LDMOS耐压解析模型.通过分区求解二维Poisson方程,获得阶梯掺杂薄漂移区的二维表面电场和击穿电压的解析表达式.借助此模型研究击穿电压与器件结构参数的关系,其解析与数值结果吻合较好.结果表明:在导通电阻相近情况下,阶梯掺杂漂移区LDMOS较均匀漂移区的击穿电压提高约20%,改善了击穿电压和导通电阻的折衷关系.     

阶梯掺杂薄漂移区RESURF LDMOS耐压模型

提出硅基阶梯掺杂薄漂移区RESURF LDMOS耐压解析模型.通过分区求解二维Poisson方程,获得阶梯掺杂薄漂移区的二维表面电场和击穿电压的解析表达式.借助此模型研究击穿电压与器件结构参数的关系,其解析与数值结果吻合较好.结果表明:在导通电阻相近情况下,阶梯掺杂漂移区LDMOS较均匀漂移区的击穿电压提高约20%,改善了击穿电压和导通电阻的折衷关系.     

TFSOI RESURF器件电势和电场分布的解析研究

在物理模型的基础上,对ＴＦＳＯＩ ＲＥＳＵＲＦ器件的电势和电场分布进行了解析分析,系统研究了漂移区掺杂浓度,漂移区长度,埋层ＳｉＯ２厚度和ＳＯＩ层厚度等结构参数同电势和电场分布的关系,并首次定量分析了在工艺加工过程中必须引入的场ＳｉＯ２界面电荷密度的影响。解析计算结果同ＭＥＤＩＣＩ模拟结果相符。     

RESURF LDMOS功率器件表面场分布和击穿电压的解析模型

提出了RESURF LDMOS功率器件的表面电场分布和击穿电压的解析模型.根据二维泊松方程的求解,得到了与器件参数和偏压相关的表面电场和电势分布解析表达式.在此基础上,推出了为获得击穿电压和比导通电阻最好折中的优化条件.该解析结果与半导体器件数值分析工具MEDICI得到的数值分析结果和先前的实验数据基本一致,证明了解析模型的适用性.     

SOI基双级RESURF二维解析模型

提出了SOI基双级RESURF二维解析模型．基于二维Poisson方程，获得了表面电势和电场分布解析表达式，给出了SOI的双级和单级RESURF条件统一判据，得到RESURF浓度优化区(DOR，doping optimal region）,研究表明该判据和DOR还可用于其他单层或双层漂移区结构．根据此模型，对双级RESURF结构的降场机理和击穿特性进行了研究，并利用二维器件仿真器MEDICI进行了数值仿真．以此为指导成功研制了耐压为560V和720V的双级RESURF高压SOI LDMOS．解析解、数值解和实验结果吻合得较好．     

基于Saber的一种简化LDMOS静态物理模型

通过深入研究高压LDMOS器件内部的物理特性,给出了一个简化LDMOS物理模型。在漂移区,采用解析方法求解漂移区电场微分方程,经过合理假设,利用一种改进算法得到漂移区的电压降,在保证模型一定精度的前提下,简化了模型计算过程。特别是,根据Saber软件建模要求,将其改造成为适用于Saber的一个LDMOS模型,该模型能够嵌入到Saber进行电路仿真。     

非均匀厚度漂移区SOI高压器件及其优化设计

提出非均匀厚度漂移区SOI高压器件新结构及其优化设计方法. 非均匀厚度漂移区调制SOI层的电场并增强埋层电场,从而提高器件击穿电压. 考虑到这种调制效应,提出解析模型用以优化设计该新器件的结构参数. 借助解析模型,研究了电场分布和器件击穿电压与结构参数的关系. 数值仿真证实了解析模型的正确性. 具有3阶梯的非均匀厚度漂移区SOI器件耐压为常规结构SOI器件的2倍,且保持较低的导通电阻.     

非均匀厚度漂移区SOI高压器件及其优化设计

提出非均匀厚度漂移区SOl高压器件新结构及其优化设计方法.非均匀厚度漂移区调制SOI层的电场并增强埋层电场,从而 提高器件击穿电压.考虑到这种调制效应.提出解析模型用以优化设计该新器件的结构参数.借助解析模型,研究了电场分布和器件击穿电压与结构参数的关系.数值仿真'证实了解析模型的正确性.具有3阶梯的非均匀厚度漂移区SOl器件耐压为常规结构SOl器件的2倍,且保持较低的导通电阻.     

Modeling Kirk effect of RESURF LDMOS

Two-dimensional surface electric field in the drift region of RESURF LDMOS is modeled in the off-state and on-state. Numerical results are shown to support the analytical results. Based on these results, 3-D Kirk effect is modeled. The reason inducing high electric field near the drain is demonstrated and methods to lower the high electric field are proposed.     

On-State Breakdown Model for High Voltage RESURF LDMOS

An analytical breakdown model under on-state condition for high voltage RESURF LDMOS is proposed.The model considers the drift velocity saturation of carriers and influence of parasitic bipolar transistor.As a result,electric field profile of n-drift in LDMOS at on-state is obtained.Based on this model,the electric SOA of LDMOS can be determined.The analytical results partially fit to our numerical (by MEDICI) and experiment results.This model is an aid to understand the device physics during on-state accurately and it also directs high voltage LDMOS design.     

具有倾斜表面漂移区的SOI LDMOS的工艺设计

对一种具有倾斜表面漂移区SOI LDMOS的制造方法进行了研究,提出采用多窗口LOCOS法形成倾斜表面漂移区的新技术;建立了倾斜表面轮廓函数的数学模型,并开发了用于优化窗口尺寸和位置的计算机程序。TCAD 2-D工艺仿真验证了该技术的可行性。设计了漂移区长度约为15μm的SOI LDMOS。数值仿真结果表明,与RESURF结构器件相比较,其漂移区电场近似为理想的常数分布,并且击穿电压提高约8%,漂移区浓度提高约127%。由此可见,VLT是一种理想的横向耐压技术。     

电阻场板LDMOS表面电场解析模型及优化设计

提出具有电阻场板(Resistive field plate,RFP)硅基LDMOS表面电场和击穿电压解析模型。基于求解二维Poisson方程,此模型给出了二维表面电场和电势与器件结构参数和漏偏压关系的解析表达式;计算漂移区长度与击穿电压的关系,提出了一种优化高压器件的有效方法。解析结果与用MEDICI模拟的数值结果吻合较好,验证了模型的准确性,该模型可用于体硅RFPLDMOS的设计优化。