弛豫SiGe衬底上SiGe/Si Ⅱ型量子阱

采用 UHV / CVD系统 ,在 Si衬底上生长了具有渐变 Si1 - x Gex 缓冲层结构的弛豫 Si0 .76 Ge0 .2 4虚衬底和 5个周期的 Si0 .76 Ge0 .2 4/ Si多量子阱 .在渐变 Si1 - x Gex 缓冲层生长过程中引入原位退火 ,消除了残余应力 ,抑制了后续生长的 Si Ge中的位错成核 .透射电子显微照片显示 ,位错被有效地限制在组份渐变缓冲层内 ,而 Si Ge上层和 Si Ge/Si量子阱是无位错的 .在样品的 PL 谱中 ,观察到跃迁能量为 0 .96 1e V的 型量子阱的无声子参与 (NP)发光峰 .由于 型量子阱中电子和空穴不在空间同一位置 ,较高光功率激发下引起的高浓度载流子导致能带弯曲严重 .NP峰随激发功率增加向高能方向移动 ,在一定激发条件下 ,电子跃迁或隧穿至弛豫 Si Ge层弯曲的导带底后与处于同一位置的空穴复合发光 ,所以 NP峰积分强度随光激发功率先增加后减小     

弛豫SiGe衬底上SiGe/SiⅡ型量子阱

采用 UHV / CVD系统 ,在 Si衬底上生长了具有渐变 Si1 - x Gex 缓冲层结构的弛豫 Si0 .76 Ge0 .2 4虚衬底和 5个周期的 Si0 .76 Ge0 .2 4/ Si多量子阱 .在渐变 Si1 - x Gex 缓冲层生长过程中引入原位退火 ,消除了残余应力 ,抑制了后续生长的 Si Ge中的位错成核 .透射电子显微照片显示 ,位错被有效地限制在组份渐变缓冲层内 ,而 Si Ge上层和 Si Ge/Si量子阱是无位错的 .在样品的 PL 谱中 ,观察到跃迁能量为 0 .96 1e V的 型量子阱的无声子参与 (NP)发光峰 .由于 型量子阱中电子和空穴不在空间同一位置 ,较高光功率激发下引起的高浓度载流子导致能带弯     

干法氧化制备SiGe弛豫缓冲层及其表征

SiGe弛豫缓冲层是高性能Si基光电子与微电子器件集成的理想平台.通过1000℃干法氧化组分均匀的应变Si0.88Ge0.12层,在Si衬底上制备了表面Ge组分大于0.3,弛豫度大于95%,位错密度小于1.2×105cm-2的Ge组分渐变SiGe弛豫缓冲层.通过对不同氧化时间的样品的表征,分析了氧化过程中SiGe应变弛豫的主要机制.     

干法氧化制备SiGe弛豫缓冲层及其表征

SiGe弛豫缓冲层是高性能Si基光电子与微电子器件集成的理想平台.通过1000℃干法氧化组分均匀的应变Si0.88Ge0.12层,在Si衬底上制备了表面Ge组分大于0.3,弛豫度大于95%,位错密度小于1.2×105cm-2的Ge组分渐变SiGe弛豫缓冲层.通过对不同氧化时间的样品的表征,分析了氧化过程中SiGe应变弛豫的主要机制.     

用减压化学气相沉积技术制备应变硅材料

利用减压化学气相沉积技术，制备出应变Si/弛豫Si0.9Ge0.1/渐变组分弛豫SiGe/Si衬底. 通过控制组分渐变SiGe过渡层的组分梯度和适当优化弛豫SiGe层的外延生长工艺，有效地降低了表面粗糙度和位错密度.与Ge组分突变相比，采用线性渐变组分后，应变硅材料表面粗糙度从3.07nm减小到0.75nm，位错密度约为5E4cm-2，表面应变硅层应变度约为0.45%.     

用减压化学气相沉积技术制备应变硅材料

利用减压化学气相沉积技术,制备出应变Si/弛豫Si0.9Ge01/渐变组分弛豫SiGe/Si衬底.通过控制组分渐变SiGe过渡层的组分梯度和适当优化弛豫SiGe层的外延生长工艺,有效地降低了表面粗糙度和位错密度.与Ge组分突变相比,采用线性渐变组分后,应变硅材料表面粗糙度从3.07nm减小到0.75nm,位错密度约为5×104 cm-2,表面应变硅层应变度约为0.45%.     

用减压化学气相沉积技术制备应变硅材料

利用减压化学气相沉积技术,制备出应变Si/弛豫Si0.9Ge01/渐变组分弛豫SiGe/Si衬底.通过控制组分渐变SiGe过渡层的组分梯度和适当优化弛豫SiGe层的外延生长工艺,有效地降低了表面粗糙度和位错密度.与Ge组分突变相比,采用线性渐变组分后,应变硅材料表面粗糙度从3.07nm减小到0.75nm,位错密度约为5×104 cm-2,表面应变硅层应变度约为0.45%.     

Raman谱研究不同缓冲层结构对Si1-xGex 应力弛豫的影响

应用Raman散射谱研究超高真空化学气相淀积(UHV/CVD)生长的不同结构缓冲层对恒定组分上表层Si1-xGex层应力弛豫的影响.Raman散射的峰位不仅与Ge组分有关,而且与其中的应力状态有关.在完全应变和完全弛豫的情况下,Si1-xGex层中的Si-Si振动模式相对于衬底的偏移都与Ge组分成线性关系.根据实测的Raman峰位,估算了应力弛豫,结果表明:对组分渐变缓冲层结构而言,超品格缓冲层中界面间应力更大,把位错弯曲成一个封闭的环,既减少了表面位错密度,很大程度上又释放了应力.     

弛豫SiGe外延层的UHV/CVD生长

利用自制的冷壁石英腔UHV/CVD设备,600℃条件下,通过Ge组分渐变缓冲层技术,在Si(100)衬底上成功地生长出完全弛豫、无穿透位错的Si0.38Ge0.17外延层,并在其上获得了具有张应变的Si盖帽层.另外,还在550℃下生长了同样结构的样品,发现此样品厚度明显变薄,组分渐变层的应变释放不完全,位错网稀疏而且不均匀,其上的Si0.83Ge0.17外延层具有明显的穿透位错.     

薄虚拟SiGe衬底上的应变Si pMOSFETs

成功地试制出薄虚拟SiGe衬底上的应变Si pMOSFETs.利用分子束外延技术在100nm低温Si(LT-Si)缓冲层上生长的弛豫虚拟Si0.8Ge0.2衬底可减薄至240nm.低温Si缓冲层用于释放虚拟SiGe衬底的应力,使其应变弛豫.X射线双晶衍射和原子力显微镜测试表明:虚拟SiGe衬底的应变弛豫度为85%,表面平均粗糙度仅为1.02nm.在室温下,应变Si pMOSFETs的最大迁移率达到140cm2/(V·s).器件性能略优于采用几微米厚虚拟SiGe衬底的器件.     

弛豫SiGe外延层的UHV/CVD生长

利用自制的冷壁石英腔UHV/CVD设备,600℃条件下,通过Ge组分渐变缓冲层技术,在Si(100)衬底上成功地生长出完全弛豫、无穿透位错的Si0.83Ge0.17外延层,并在其上获得了具有张应变的Si盖帽层.另外,还在550℃下生长了同样结构的样品,发现此样品厚度明显变薄,组分渐变层的应变释放不完全,位错网稀疏而且不均匀,其上的Si0.83Ge0.17外延层具有明显的穿透位错     

太赫兹Si/SiGe量子级联激光器的能带设计

使用nextnano3模拟软件计算Si/Si1-xGex/Si量子阱的能带结构,对Si/SiGe量子级联激光器有源区的能带结构进行设计,结果表明使用Ge组分为0.27～0.3,量子阱宽度为3nm的SiGe合金与垒宽为3nm的Si层构成对称应变级联异质结构,有利于优化THz Si/SiGe量子级联激光器结构.     

太赫兹Si/SiGe量子级联激光器的能带设计

使用nextnano3模拟软件计算Si/Si1-xGex/Si量子阱的能带结构,对Si/SiGe量子级联激光器有源区的能带结构进行设计,结果表明使用Ge组分为0.27～0.3,量子阱宽度为3nm的SiGe合金与垒宽为3nm的Si层构成对称应变级联异质结构,有利于优化THz Si/SiGe量子级联激光器结构.     

Si基Ge/SiGeⅠ型量子阱结构的理论设计和实验研究

基于能带工程理论,设计了Si基Ge/SiGeⅠ型量子阱结构。采用超高真空化学气相淀积系统,制备出高质量的Si基Ge/SiGe多量子阱系列材料。当样品中Ge量子阱宽从15nm减少到12nm和11nm时,室温下荧光(PL)光谱观测到量子限制效应引起的直接带跃迁发光峰位的蓝移,峰位的实验值与理论值符合得很好;当Ge量子阱宽逐渐减小到9nm和7nm时,测试得到样品的PL谱峰位却与理论预期出现了较大的差值。进一步的实验表明,这主要是由于量子阱厚度小到一定程度时,量子阱的直接带发光受到抑制,其发光主要源于Ge虚拟衬底。     

应用400℃低温Si技术制备应变Si沟道pMOSFET

在利用分子束外延方法制备SiGe pMOSFET中引入了低温Si技术.通过在Si缓冲层和SiGe层之间加入低温Si层,提高了SiGe层的弛豫度.当Ge主分为20%时,利用低温Si技术生长的弛豫Si1-xGex层的厚度由UHVCVD制备所需的数微米降至400nm以内,AFM测试表明其表面均方粗糙度(RMS)小于1.02nm.器件测试表明,与相同制备过程的体硅pMOSFET相比,空穴迁移率最大提高了25%.     

超高真空化学气相生长用于应变硅的高质量SiGe缓冲层

采用UHV/CVD技术,以多层SiGe/Si结构作为缓冲层来生长应变弛豫SiGe虚衬底,并在此基础上生长出了具有张应力的Si层.利用高分辨X射线、二次离子质谱仪和原子力显微镜分别对薄膜的晶体质量、厚度以及平整度进行了分析.结果表明,通过这种方法制备的SiGe虚衬底,不仅可以有效提高外延层中Ge含量,以达到器件设计需要,而且保证很好的晶体质量和平整的表面.Schimmel液腐蚀后观察到的位错密度只有1×106cm-2.     

超高真空化学气相生长用于应变硅的高质量SiGe缓冲层

采用UHV/CVD技术,以多层SiGe/Si结构作为缓冲层来生长应变弛豫SiGe虚衬底,并在此基础上生长出了具有张应力的Si层.利用高分辨X射线、二次离子质谱仪和原子力显微镜分别对薄膜的晶体质量、厚度以及平整度进行了分析.结果表明,通过这种方法制备的SiGe虚衬底,不仅可以有效提高外延层中Ge含量,以达到器件设计需要,而且保证很好的晶体质量和平整的表面.Schimmel液腐蚀后观察到的位错密度只有1×106cm-2.     

Si上Si1-xGex:C 缓冲层的载流子分布

用化学气相淀积方法在Si(100)衬底上生长了Ge组分渐变的Si1-xGex:C合金缓冲层.研究表明,较高温度下生长的Si1-xGex:C缓冲层中Ge的平均含量较高,其晶体质量要优于较低温度下生长的外延薄膜.载流子浓度沿衬底至表面方向逐渐上升且Si1-xGex:C缓冲层总体呈p型导电,存在一局域n型导电区,本文对其导电分布特性进行了分析研究.     

一种适合制作CMOS的SiGe PMOSFET

在通常适合于制作埋沟SiGe NMOSFET的Si/弛豫SiGe/应变Si/弛豫SiGe缓冲层/渐变Ge组分层的结构上,制作成功了SiGe PMOSFET.这种SiGe PMOSFET将更容易与SiGe NMOSFET集成,用于实现SiGe CMOS.实验测得这种结构的SiGe PMOSFET在栅压为3.5V时最大饱和跨导比用作对照的Si PMOS提高约2倍,而与常规的应变SiGe沟道的器件相当.     

UHV/CVD生长SiGe/Si异质结构材料

以Si2H6和GeH4作为源气体,用UHV/CVD方法在Si(100)衬底上生长了Sil-xGex合金材料和Si1-xGex/Si多量子阱结构.用原子力显微镜、X光双晶衍射和透射电子显微镜对样品的表面形貌、均匀性、晶格质量、界面质量等进行了研究.结果表明样品的表面平整光滑,平均粗糙度为1.2nm;整个外延片各处的晶体质量都比较好,各处生长速率平均偏差为3.31％,合金组分x值的平均偏差为2.01％;Si1-xGex/Si多量子阱材料的X光双晶衍射曲线中不仅存在多级卫星峰,而且在卫星峰之间观察到了Pendellosung条纹,表明晶格质量和界面质量都很好;Si1-xGex/Si多量子阱材料的TEM照片中观察不到位错的存在.