一种适合制作CMOS的SiGePMOSFET

在通常适合于制作埋沟 Si Ge NMOSFET的 Si/弛豫 Si Ge/应变 Si/弛豫 Si Ge缓冲层 /渐变 Ge组分层的结构上 ,制作成功了 Si Ge PMOSFET.这种 Si Ge PMOSFET将更容易与 Si Ge NMOSFET集成 ,用于实现 Si Ge CMOS.实验测得这种结构的 Si Ge PMOSFET在栅压为 3.5 V时最大饱和跨导比用作对照的 Si PMOS提高约 2倍 ,而与常规的应变 Si Ge沟道的器件相当     

应变Si沟道异质结NMOS晶体管

通过参数调整和工艺简化,制备了应变Si沟道的SiGe NMOS晶体管.该器件利用弛豫SiGe缓冲层上的应变Si层作为导电沟道,相比于体Si器件在1V栅压下电子迁移率最大可提高48.5%.     

应变Si沟道异质结NMOS晶体管

通过参数调整和工艺简化,制备了应变Si沟道的SiGe NMOS晶体管.该器件利用弛豫SiGe缓冲层上的应变Si层作为导电沟道,相比于体Si器件在1V栅压下电子迁移率最大可提高48.5%.     

微区中MBE共度生长SiGe/Si异质结构的应变和退火效应

报道了在Si衬底上微米尺寸的介质膜窗口中,采用分子束外延技术共度生长的Si0.8Ge0.2薄膜的应变及其退火特性. 实验表明,微区生长材料的这些特性,与同一衬底上无边界约束条件下生长的材料相比,有明显的不同.微米尺寸窗口中生长的SiGe/Si材料的应变与窗口尺寸有关,也和窗口的掩膜中的内应力有关.实验还表明,边缘效应对于微区中共度生长的SiGe/Si材料的热稳定性也有显著的影响.在3μm×3μm窗口中共度生长的Si0.8Ge0.2/Si异质结构材料,在950℃高温退火30min后,它的应变弛豫不大于4%.远小于同一衬底上非微区生长材料的应变弛豫.文章还对微区生长材料的这些特性成因进行了探讨.     

Si间隔层对利用低温Si缓冲层生长高弛豫SiGe层的影响

利用低温生长Si缓冲层与Si间隔层相结合的方法生长高弛豫SiGe层,研究了Si间隔层在其中的作用. 利用化学腐蚀和光学显微镜，观察了不同外延层厚度处位错的腐蚀图样. 研究了不同温度下生长的Si间隔层对SiGe外延层中位错形成、传播及其对应变弛豫的影响. 结果表明Si间隔层的引入，显著改变了外延层中位错的形成和传播，进而使得样品表面形貌也呈现出较大的差异.     

Si间隔层对利用低温Si缓冲层生长高弛豫SiGe层的影响

利用低温生长Si缓冲层与Si间隔层相结合的方法生长高弛豫SiGe层,研究了Si间隔层在其中的作用.利用化学腐蚀和光学显微镜,观察了不同外延层厚度处位错的腐蚀图样.研究了不同温度下生长的Si间隔层对SiGe外延层中位错形成、传播及其对应变弛豫的影响.结果表明Si间隔层的引入,显著改变了外延层中位错的形成和传播,进而使得样品表面形貌也呈现出较大的差异.     

Si间隔层对利用低温Si缓冲层生长高弛豫SiGe层的影响

利用低温生长Si缓冲层与Si间隔层相结合的方法生长高弛豫SiGe层,研究了Si间隔层在其中的作用.利用化学腐蚀和光学显微镜,观察了不同外延层厚度处位错的腐蚀图样.研究了不同温度下生长的Si间隔层对SiGe外延层中位错形成、传播及其对应变弛豫的影响.结果表明Si间隔层的引入,显著改变了外延层中位错的形成和传播,进而使得样品表面形貌也呈现出较大的差异.     

应变Si p-MOSFET电流特性研究

生长在弛豫SiGe层上的Si产生张应变,使载流子的迁移率显著提高,因此应变Si PMOSTET可以得到非常好的性能.在讨论分析了应变Si PMOSFET 的结构特性和器件物理的基础上,推导泊松方程求出解析的阈值电压模型,以及电流电压特性,和跨导等电学特性参数模型,并用MATLAB进行了模拟,与参考文献取得了一致的结果.此模型作为对PMOSFET进行模拟是非常有用的工具.     

采用SiGe虚拟衬底高迁移率应变硅材料的制备和表征

研究了生长在弛豫Si0.79Ge0.21/梯度Si1-xGex/Si虚拟衬底上的应变硅材料的制备和表征,这一结构是由减压外延气相沉积系统制作的.根据双晶X射线衍射计算出固定组分SiGe层的Ge浓度和梯度组分SiGe层的梯度,并由二次离子质谱仪测量验证.由原子力显微术和喇曼光谱测试结果得到应变硅帽层的表面粗糙度均方根和应变度分别为2.36nm和0.83%;穿透位错密度约为4×104cm-2.此外,发现即使经受了高热开销过程,应变硅层的应变仍保持不变.分别在应变硅和无应变的体硅沟道上制作了nMOSFET器件,并对它们进行了测量.相对于同一流程的体硅MOSFET,室温下观测到应变硅器件中电子的低场迁移率显著增强,约为85%.     

一种新颖的应变Si沟道 pMOSFET制作技术

在应变Si沟道异质结场效应晶体管(HFET)制作过程中,引入分子束外延(MBE)低温Si(LT-Si)技术,大大减少了弛豫SiGe层所需的厚度.TEM结果表明,应变Si层线位错密度低于106cm-2.原子力显微镜(AFM)测试表明,其表面均方粗糙度小于1.02nm.器件测试结果表明,与相同条件下的体Si pMOSFET相比,空穴迁移率提高了25%.