电子从不同晶向Si隧穿快速热氮化SiO2膜的电流增强及模型解释

用卤素钨灯作辐射热源快速热氮化（RTN）10nmSiO2膜,制备了＜100＞和＜111＞晶向Si衬底上的Si-SiOxNy－Al电容结构,研究了电子从＜100＞和＜111＞不同晶向N型硅积累层到RTN后SiO2膜（或原始SiO2膜）的漏电流和高场F－N隧穿电流。研究结果表明：经RTN SiO2膜化原始SiO2膜从低场到隧穿电场范围都明显地看到电导增强现象,比较RTN后两种不同晶向样品,低场漏电流没有多大的差别而在高场从＜100＞晶向比从＜111＞晶向Si隧穿SiOxNy膜的F－N电流却明显增加,借用一种基于横向晶格动量守恒的理论模型解释了这种现象。     

电子从不同晶向Si隧穿快速热氮化SiO_2膜的电流增强及模型解释

用卤素钨灯作辐射热源快速热氮化 (RTN) 10 nm Si O2 膜 ,制备了〈10 0〉和〈111〉晶向 Si衬底上的 Si- Si Ox Ny-Al电容结构 .研究了电子从〈10 0〉和〈111〉不同晶向 N型硅积累层到 RTN后 Si O2 膜 (或原始 Si O2 膜 )的漏电流和高场 F- N隧穿电流 .研究结果表明 :经 RTN Si O2 膜比原始 Si O2 膜从低场到隧穿电场范围都明显地看到电导增强现象 .比较 RTN后两种不同晶向样品 ,低场漏电流没有多大的差别而在高场从〈10 0〉晶向比从〈111〉晶向 Si隧穿Si Ox Ny 膜的 F- N电流却明显增加 ,借用一种基于横向晶格动量守恒的理论模型解释了这种现象     

堆叠栅介质MOS器件栅极漏电流的计算模型

采用顺序隧穿理论和传输哈密顿方法并考虑沟道表面量子化效应,建立了高介电常数堆叠栅介质MOS器件栅极漏电流的顺序隧穿模型。利用该模型数值,研究了Si3N4/SiO2、Al2O3/SiO2、HfO2/SiO2和La2O3/SiO2四种堆叠栅介质结构MOS器件的栅极漏电流随栅极电压和等效氧化层厚度变化的关系。依据计算结果,讨论了堆叠栅介质MOS器件按比例缩小的前景。     

超薄SiO_2膜电子隧穿及低场传输电流的温度关系

在Ｎ－Ｓｉ〈１００〉衬底制作了１０ｎｍ超薄ＳｉＯ２作介质膜的ＭＯＳ结构．研究了温度从１００～４５０Ｋ电子从Ｓｉ界面积累层Ｆ－Ｎ隧穿超薄ＳｉＯ２的Ｉ－Ｖ特性及低场传输电流随温度的变化关系．研究结果表明：在较低的温度下，电流与温度基本无关；而在较高的温度下，电流随温度指数增加．为从理论上解释这些实验结果，认为在Ｆ－Ｎ隧穿电场范围，电流密度Ｊ１∝Ｆ２ｅｘｐ（－β／Ｆ），而在低场范围电流Ｊ＝Ｊ０＋Ｊ２，Ｊ２∝Ｆｅｘｐ（－Φ２／ｋＴ）．Ｊ０为低场漏电流．Ｊ１从实验数据可以求出，电子从Ｎ型Ｓｉ〈１００〉隧穿超薄ＳｉＯ     

Au/(Si/SiO2)/p-Si结构中电流输运机制的研究

用射频磁控溅射法制备了Si/SiO2薄膜,利用Au/(Si/SiO2)/p-Si结构的I-V特性曲线对其输运机制进行了分析。结果表明,在较高的正向电场下,载流子主要是以电场协助隧穿(Fowler-Nordheim隧穿)方式通过氧化层,而在低场范围内和反向电场下,电流的产生则以热电子发射的方式为主。     

提高高压MnO2钽电容器漏电流稳定性的试验研究

高压MnO₂钽电容器漏电流在高温和高压应用环境中的稳定性对电路的安全性和可靠性有重要影响。通过正反向偏置V-I特性测试可知，高压MnO₂钽电容器漏电流主要为氧空位缺陷和介质表面的微晶诱发的Poole-Frenkel电流和隧穿电流。在Ta₂O₅介质表面通过浸渍的方法涂覆一层绝缘树脂阻挡层，以提高界面的势垒和Poole-Frenkel电阻，屏蔽介质表面的晶化点，且抑制氧空位缺陷和晶化点在高温和高场环境应用过程中的互作用。浪涌电流/电压冲击、高低温稳定性、加速121℃-85%RH-63 h和125℃-2000 h寿命测试表明，漏电流在高温和高压环境中的稳定性明显改善，电容器的可靠性和稳定性显著提高。该研究对电子装备系统在严酷环境中的安全可靠运行具有重要的支撑作用。     

Si3N4栅MOS器件的隧穿电流模拟

随着MOS器件尺寸按比例缩小到亚100 nm时代,栅绝缘层直接隧穿(Direct Tunnel-ing,DT)电流逐渐增大.使用Si3N4材料作为栅介质,利用其介电常数高于SiO2的特性,可以在一定时期内有效地解决隧穿电流的问题.文章在二维器件模拟软件PISCES-II中首次添加了模拟高k材料MOS晶体管的器件模型,并对SiO2和Si3N4栅MOS晶体管的器件特性进行了模拟比较.     

Au/(Si/SiO2)/p-Si薄膜中电流及电致发光机制的分析

用射频磁控溅射法制备了具有Au／（Si／SiO2）／pSi结构的样品,利用I-V特性曲线和电致发光（EL）谱对载流子的输运及复合发光过程进行了研究,用位形坐标理论模型分析的结果表明,在SiO2薄膜中存在2个由于缺陷而形成的发光中心,Au膜中的电子和p型Si中的空穴在较高的电场下以Fowler-Nordheim（F-N）隧穿方式进入SiO2薄膜,并通过其中的缺陷中心复合而发光。     

Temperature dependent IDS-VGS characteristics of an N-channel Si tunneling field-effect transistor with a germanium source on Si(110) substrate

在Si(110)衬底上制备了Ge源n型Si沟道隧穿场效应晶体管（TFET）。本文研究了温度对Ge源Si TFET器件的电学性能的影响。温度相关性研究显示器件漏电流主要由漏区的Shockley - Read - Hall (SRH) 产生于复合电流决定。器件开态电流随温度升高而增加,这是因为温度升高材料禁带宽度减小,隧穿几率增大。界面缺陷引起的隧穿电流的亚阈值摆幅随温度升高而变差,但是带间隧穿电流的亚阈值摆幅不随温度变化而变化。     

铜(钛)和铜(铬)自形成阻挡层性能表征

采用直流磁控溅射法分别将Cu (Ti)和Cu (Cr)合金层沉积在SiO2/Si衬底上,随后将制得的样品在真空(2×10-3 Pa)中退火1h,退火温度为300 ～ 700℃.对Cu (Ti)及Cu (Cr)自形成阻挡层进行对比研究,通过X射线衍射(XRD)、X射线光电子能谱(XPS)和透射电子显微镜(TEM)观察并表征样品的微观结构.通过半导体分析仪测试样品的电学性能,并分析了其热稳定性.结果表明,在Cu膜中分别加入少量的Ti或Cr可使Cu沿〈111〉晶向择优取向生长.两种样品交界面处的Cu及Si元素含量迅速下降,表明在交界面处自形成阻挡层,抑制了Cu与Si元素之间的扩散.Cu (Ti) /SiO2/Si和Cu (Cr) /SiO2/Si样品漏电流测试结果表明,Cr自形成的阻挡层具有更好的热稳定性.     

the Good,the Bad and the Ugly

《Sat Magazine》,2012年11月刊对于当红的有效载荷商业搭载(Hosted Payload)业务,由十余家知名航天企业组成的"有效载荷搭载联盟"(HPA)显然颇具发言权。在最新一期Sat Magazine杂志上,HPA的代表撰文细数了有效载荷搭载业务最近面临的"善、恶、丑":"善"——美国总统奥巴马在向国会提交的2013财年预算申请中为与有效载荷     

唯产业是根唯亮点是本--回眸"中国信息安全战略与趋势"高层研讨会4年之履

引言四季轮回,大自然总是不偏不倚地遵循着这一守则,使人类感受着异样的景观和不断的期待。《信息安全与通信保密》杂志社感受自然恩泽的同时,也期盼着能为信息安全产业界带来四季如春的新意与生机。 二零零一年始办的“中国信息安全发展趋势与战略”高层研讨会已经走过了4个年头,承蒙主管领导、专家学者及广大安全企业和行业用户之关照与呵护,4年后的今天依然能够站在产业的前沿,架设各方之间的桥梁,领略产业风景。此心情不敢独有,现就产业发展之线,连贯研讨会4年的历程,与各方人士共飨。     

电磁脉冲参数对二极管击穿特性的影响分析

为研究电磁脉冲作用下p-n-n+型二极管的击穿及损伤情况,文中结合Si基p-n-n+型二极管,采用漂移—扩散理论结合热流方程,建立了二极管的二维电热模型。仿真结果表明,电压信号的上升时间和幅值对二极管是否击穿有直接影响,上升时间越短、初始偏压越高,则二极管越容易击穿。损伤及烧毁阈值随电压幅度的增加而升高,随上升时间的增加而降低。     

Comparing the Impacts of the Capillary and the Molded Underfill Process on the Reliability of the Flip-Chip BGA

In the assembly process for the conventional capillary underfill (CUF) flip-chip ball grid array (FCBGA) packaging the underfill dispensing creates bottleneck. The material property of the underfill, the dispensing pattern and the curing profile all have a significant impact on the flip-chip packaging reliability. Due to the demand for high performance in the CPU, graphics and communication market, the large die size with more integrated functions using the low-K chip must meet the reliability criteria and the high thermal dissipation. In addition, the coplanarity of the flip-chip package has become a major challenge for large die packaging. This work investigates the impact of the CUF and the novel molded underfill (MUF) processes on solder bumps, low-K chip and solder ball stress, packaging coplanarity and reliability. Compared to the conventional CUF FCBGA, the proposed MUF FCBGA packaging provides superior solder bump protection, packaging coplanarity and reliability. This strong solder bump protection and high packaging reliability is due to the low coefficient of thermal expansion and high modulus of the molding compound. According to the simulation results, the maximum stress of the solder bumps, chip and packaging coplanarity of the MUF FCBGA shows a remarkable improvement over the CUF FCBGA, by 58.3%, 8.4%, and 41.8% (66 $mu {rm m}$), respectively. The results of the present study indicates that the MUF packaging is adequate for large die sizes and large packaging sizes, especially for the low-K chip and all kinds of solder bump compositions such as eutectic tin-lead, high lead, and lead free bumps.      

澳洲插头产品的法规要求及标准解析

介绍了澳大利亚插头产品的法规要求及插头的型式、尺寸、参数和测试要点,分析了插头的电流额定值和配线之间的关系,强调了插销绝缘套的要求。对重要的试验项目,如弯曲试验、插销绝缘套的耐磨试验、温升试验、高温压力试验进行了说明。     

3G中移动台主呼接入过程中安全问题分析

本文对当前3G反向链路呼叫及通话过程中的安全问题做了分析,并分别从MS和BS相互之间的AKA、信令完整性保护和数据保密、入侵检测等进行了讨论。另外,在讨论中适当地将安全与移动性管理相结合,并根据实际应用中的安全问题提出了一些新的设想和解决的方法。     

宇航元器件应用验证指标体系构建方法研究

通过分析宇航元器件应用验证指标体系的特点,建立了一套面向宇航元器件应用验证的指标体系构建方法,该方法分别应用专家遴选系统、头脑风暴法和德尔菲法,解决了宇航元器件应用验证指标体系构建中的专家遴选、因素识别和指标体系构建问题。最后,应用该方法建立了宇航元器件应用验证综合评价指标体系基本结构。     

乙未岁风好正扬帆

送走驰骋追梦的马年,迎来了风好正扬帆的羊年.羊祥开泰千家喜,春满神州万物荣.值此辞旧迎新之际,《印制电路信息》杂志社的全体工作人员怀着诚恳的感恩之心,向在印制电路行业各个岗位上为把行业做大更要做强奉献自己的才智、孜孜不倦地工作、默默奉献的印制电路同仁一年来对《印制电路信息》报刊的关注、出谋划策、陪伴和支持表示衷心感谢!