微光刻与微/纳米加工技术(续)

<正>2下一代光刻技术虽然光学光刻技术为微电子技术突飞猛进的发展立下了汗马功劳,创造了一次又一次的人间奇迹,然而目前集成电路特征尺寸也越来越接近物理极限。为开发研究新一代的光刻技术,近年来世界     

微光刻

2001040102纳米光刻技术[中]/罗先刚…//物理.-2000,29(6).-358—363,3502001040103用于高分辨大视场微光刻的全息照相技术研究[中]/冯伯儒…//微细加工技术.-2001,(1).-1—72001040104     

光刻与微纳制造技术的研究现状及展望

首先介绍了微纳制造的关键工艺技术——光刻技术。回顾了光刻技术的发展历程,介绍了各阶段主流光刻技术的基本原理和特点。阐述了国内外对光刻技术的研究现状,并讨论了光刻与微纳制造技术面临的挑战及其需要解决的关键性技术问题。然后重点介绍了浸没光刻、极紫外光刻、电子束光刻、离子束光刻、X射线光刻、纳米压印光刻等技术的概念、发展过程和特点,并对不同光刻技术的优缺点和生产适用条件进行了比较。最后结合国内外生产商、工程师和研究学者的研究成果,对光刻技术的未来发展做出展望。     

微光刻技术的发展

阐述了光刻技术的发展及其分辨极限,对准分子激光光刻技术及其发展作了比较详细的论述。     

光学和电子束曝光系统之间的匹配与混合光刻技术

介绍如何实现光学和电子束曝光系统之间的匹配和混合光刻的技术,包括:(1)光学曝光系统与电子束曝光系统的匹配技术;(2)投影光刻和JBX-5000LS混合曝光技术;(3)接触式光刻机和JBX-5000LS混合曝光技术;(4)大小束流混合曝光技术或大小光阑混合曝光技术;(5)电子束与光学曝光系统混合光刻对准标记制作技术.该技术已成功地应用于纳米器件和集成电路的研制工作,实现了20nm线条曝光,研制成功了27n m CMOS器件;进行了50nm单电子器件的演试;并广泛地用于100nm化合物器件和其他微/纳米结构的制造.     

光学和电子束曝光系统之间的匹配与混合光刻技术

介绍如何实现光学和电子束曝光系统之间的匹配和混合光刻的技术,包括:(1)光学曝光系统与电子束曝光系统的匹配技术;(2)投影光刻和JBX-5000LS混合曝光技术;(3)接触式光刻机和JBX-5000LS混合曝光技术;(4)大小束流混合曝光技术或大小光阑混合曝光技术;(5)电子束与光学曝光系统混合光刻对准标记制作技术.该技术已成功地应用于纳米器件和集成电路的研制工作,实现了20nm线条曝光,研制成功了27n m CMOS器件;进行了50nm单电子器件的演试;并广泛地用于100nm化合物器件和其他微/纳米结构的制造.     

光学和电子束曝光系统之间的匹配与混合光刻技术

介绍如何实现光学和电子束曝光系统之间的匹配和混合光刻的技术，包括：(1）光学曝光系统与电子束曝光系统的匹配技术；(2）投影光刻和JBX-5000LS混合曝光技术；(3）接触式光刻机和JBX-5000LS混合曝光技术；(4）大小束流混合曝光技术或大小光阑混合曝光技术；(5）电子束与光学曝光系统混合光刻对准标记制作技术. 该技术已成功地应用于纳米器件和集成电路的研制工作，实现了20nm线条曝光，研制成功了27nm CMOS器件；进行了50nm单电子器件的演试；并广泛地用于100nm化合物器件和其他微/纳米结构的制造.     

微细加工技术在微光开关制造中的应用

微光开关是新一代全光通信网络中的关键器件。利用微细加工技术制造微光开关具有很多突出的优点，受到了广泛的研究。总结了几种典型的微光开关制造中运用的微细加工技术，并介绍了它们的应用和相应的特点。     

电子束光刻技术的原理及其在微纳加工与纳米器件制备中的应用

电子束光刻是微电子技术领域重要的光刻技术之一,它可以制备特征尺寸10nm甚至更小的图形.随着电子束曝光机越来越多地进入科研领域,它在微纳加工、纳米结构的特性研究和纳米器件的制备等方面都呈现出重要的应用价值.本文以几种常见的电子束曝光机为例,说明电子束光刻的工作原理和关键技术,并给出一些它在纳米器件和微纳加工方面的应用实例.     

下一代光刻开发的进展

虽然下一代光刻(NGL)技术的开发仍在继续大力开展工作，但许多人一直支持“不断延续光学光刻”的呼声。248nm光刻性能的进一步扩展，更激励许多企业界人士指望用193nm光刻来完成45nm技术节点的光刻。     

光刻技术在微电子设备的应用及发展

介绍了光刻技术在微电子领域的应用,具体分析多种短波长光刻技术的最新进展,并对在0.1μm之后用于替代光学光刻的下一代光刻技术的发展趋势作了展望。     

成品率驱动的光刻校正技术

光刻校正技术已成为超深亚微米下集成电路设计和制光刻校正技术的基本原理以及在IC设计中使用这些技术需要注意的问题,为可制造性设计提供有价值的指导.     

基于SVM及多目标遗传算法的光刻热点检测

提出一种基于支持向量机(SVM)及多目标遗传算法(GA)的集成电路版图光刻热点检测方法。首先对版图样本进行离散余弦变换(DCT)以提取样本的频域特征,然后基于这些样本训练SVM分类器以实现对光刻热点的检测。采用多目标遗传算法(GA)对频域特征进行选择,并同时优化SVM分类器的相关参数。实验结果表明,本光刻热点检测方法可以有效提高版图光刻热点检测的精度和效率。     

一种OPC友好的迷宫布线算法

超深亚微米集成电路制造中广泛应用OPC技术来减少掩模图形的光刻畸变,改善成像质量.然而在当前的设计流程中,版图设计者并没有考虑版图的OPC友好性问题,从而使一些图形由于原始形状限制无法进行充分的OPC校正处理.本文提出了一种OPC友好的迷宫布线算法:在布线的同时进行快速点光强计算,来预测走线对未来OPC的影响,避免可能导致OPC失败的布线结果,同时尽可能减少OPC需要做出的校正.     

可制造性设计在纳米SOC中的应用和发展

随着图形特征尺寸的不断缩小、集成度的不断提高,集成电路已进入纳米系统芯片(SOC)阶段,摩尔定律依靠器件尺寸缩小得以延续的方式正面临着众多挑战。分析了纳米SOC中影响性能和良品率的关键效应及相应的措施。从半导体产业链的发展演变指出了可制造性设计(DFM)是纳米SOC阶段提高可制造性与良品率的解决方案。与光刻性能相关的分辨率增强技术(RET)是推动DFM发展的第一波浪潮,下一代的DFM将更注重良品率的受限分析及设计规则的综合优化。综述了DFM产生的历史及发展的现状,并对其前景进行了展望。     

集成电路可制造性设计中器件参数的提取

分别采用流体力学模型和漂移扩散模型对不同沟道长度的NMOSFET进行衬底电流的提取,并以NMOSFET沟道长度和LDD注入峰值综合对器件特性的影响为研究内容,介绍了集成电路可制造性设计中器件参数的优化与提取。     

功率VDMOSFET核心工艺参数的优化研究

依据垂直双扩散场效应晶体管(VDMOSFET)的结构设计及参数要求,使用新一代Sentaurus系列TCAD工具对分立器件VDMOSFET进行分析。通过此工具可以对VDMOSFET的工艺结构级和半导体器件物理特性级进行可制造性设计及验证。本工作重点分析了能够影响功率VDMOSFET导通电阻、阈值电压等各种因素及其之间的关系,对沟道区、p+区和n+源区掺杂浓度,以及注入后的退火温度和时间等工艺参数进行优化设置。结果表明,通过使用Sentaurus系列TCAD工具对VDMOSFET器件进行模拟与分析所得出的参数能够达到IR公司的IRF140的设计水平。     

亚65 nm及以下节点的光刻技术

由于193 nm浸入式光刻技术的迅速发展,它被业界广泛认为是65 nm和45 nm节点首选光刻技术.配合双重曝光技术,193 nm浸入式光刻技术还可能扩展到32 nm节点,但是光刻成本会成倍增长,成品率会下降.随着ASML在2006年推出全球第一款EUV曝光设备,人们纷纷看好EUV技术应用到32 nm及以下节点,但是它仍需克服很多技术和经济上的挑战.对于22 nm节点,电子束直写是最可行,成本最低的候选方案,业界将在它与EUV技术之间做出抉择.     

光刻、OPC与DFM

讨论了90/65nm芯片设计采用可制造性设计的必要性和优势。介绍了以RET/OPC为核心的可制造性设计。