基于竞争-冒险的卡诺图在组合逻辑电路中的应用

在组合逻辑电路中竞争是一种特有的现象,该现象是由同一输入信号经过不同的逻辑门电路后到达同一终点时产生的延迟时间差造成的,而竞争现象的发生往往容易引起冒险现象的发生。因此,在对组合逻辑电路进行设计时,应尽量避免电路中出现竞争冒险现象,因为它会导致组合逻辑电路在逻辑设计上虽然准确无误,但是会在实际的调试运行过程中得到错误的结果。文章在对竞争冒险现象产生的原因,识别方法分析的基础上,介绍了一种简单易操作的卡诺图法来识别和清除竞争冒险现象。     

组合逻辑电路竞争冒险现象和消除方法仿真研究

用Multisim平台展现组合逻辑电路竞争冒险现象,从理论上分析产生原因,是由于门电路延迟和输入信号经不同级数的门传输而造成的。竞争冒险会使电路产生错误的结果,影响电路的正常工作。判断已设计电路是否存在竞争冒险现象,可以采用理论分析代数法和卡诺图法、计算机软件仿真法、实测法。电路出现竞争冒险可以采取增加冗余项、触发器读取输出信号、输出端并联电路等措施消除。用Multisim仿真软件验证消除竞争冒险,结果与理论分析一致,达到较好的效果。     

论组合逻辑电路中的竞争冒险

本文详细讨论了组合逻辑电路中的竞争冒险的产生及其危害,并提出消除竞争冒险的方法,为准确分析、设计组合逻辑电路提供理论依据。     

考虑Cp的特性方程和状态方程及其分析应用

本文论述了时钟脉冲Ｃｐ在分析时序逻辑电路中的重要性，以及怎样把Ｃｐ当成一个输入变量来建立更严密的特性方程和状态方程，并探索了考虑Ｃｐ的状态方程在判断竞争冒险现象方面的应用。     

异步时序逻辑电路竞争现象的分析

竞争与冒险现象是组合逻辑电路与时序逻辑电路中存在的一种随机现象,目前一些参考资料中讲述不多或者多限于文字叙述。本文根据自己的体会,以电平异步时序电路为模型,用流程表、逻辑函数式、时序波形图几种形式,仅对异步时序逻辑电路中的竞争现象做了较细致的理论分析,同时通过例举实例对几种较复杂的无竞争的状态编码方法做了部分介绍。     

判断逻辑电路冒险的逻辑代数方法

对用代数方法判断组合逻辑电路在过渡过程中由于逻辑竞争而产生的冒险问题做了较为详尽的分析和论证。     

逻辑电路冒险现象及其逻辑代数判断法

针对逻辑电路中的冒险现象及其对电路的不良影响,利用波形图,分析并证明了判断逻辑电路冒险现象的逻辑代数法,从而降低了其问题的难度,使之更容易被理解与掌握。     

关于状态差计数法输入概率的优化

建立在逻辑电路内容自测试的基础上,提出了一种新的优化伪随机序列输入概率的方法,首先找到了最难测故障在电路中的分布,建立了对应于最难测故障的电路模型,然后根据状态差计数法对这些电路模型的输出信号进行压缩,通过分析压缩后的数据,得出最难测的故障检测率,最后利用电路的原始输入概率与故障检测之间的关系,提出了一种优化输入概率的算法,求出了测试数字电路最佳的原始输入概率。     

水下作业机械手根关节行程限位电路的设计

研制了采用液压驱动的水下作业灵巧手,3个手指在一个液压马达驱动下,同时张开或收拢.为了限定3个手指跟关节的运动范围,需要设计3个手指行程限位控制电路.从液压马达正反转、内外侧行程限位开关等输入信号入手,依据手指运动规律,列出4个输入信号和两个输出信号间关系的真值表,推导出输入和输出信号间逻辑表达式,并在此基础上设计出行程限位电路.为了便于修改电路的逻辑功能,减少电路板上集成电路数量,控制电路的逻辑运算功能借助可编程逻辑电路实现.     

改进奇异值分解的海杂波抑制算法

针对强海杂波背景下海面运动目标回波信号难以检测的问题,提出了一种奇异值分解和双延迟线对消算法相结合的海杂波抑制算法。首先将脉冲压缩后的目标回波信号按周期重排成快慢时间维度矩阵,进行周期奇异值分解;然后构造出信号所对应奇异值的阈值和输入信杂噪比的关系,利用阈值对奇异值指数比进行判决,实现自适应区分海杂波和目标信号;最后对重构后的目标信号进行双延迟线对消,抑制杂波的同时确保目标信号的损失降到最低。采用实测数据对算法性能进行实验验证,相比于现有的海杂波抑制算法,所提方法能够适应目标回波序列信杂噪比的变化,在输入信杂噪比为-30 dB下仍能抑制大部分杂波并准确检测信号,由此验证了新算法具有更好的抑制效果和更优的检测性能。     

应用于多值逻辑的双传输管逻辑网络综合

为实现静态电压型多值逻辑电路, 提出了一种采用双传管逻辑(DPL)结构的设计方案及综合方法. 在该设计方案中,文字运算电路也是采用普通MOS管来实现, 而无需对阈值作任何的调整. 通过建立描述双传输管开关状态与信号之间相互作用关系的传输运算表示式,实现了对电路的有效综合. 对三值单变量函数电路、三值与/与非门、或/或非门、三值模3乘法器和三值T门的设计结果,验证了所提出方法的有效性. 在此基础上总结出了采用DPL设计三值电路的反演法则和对偶法则，使用这些法则可在不改变电路结构的基础上方便地得到相应的补函数和对偶函数电路, 从而增强电路的功能. 所提出的设计方法和法则可用于对三值复杂函数的综合.     

用于描述和验证数字电路的一阶间隔时态逻辑

提出一种新的时态逻辑——一阶间隔时态逻辑（ＦＯＩＴＬ）,它是扩充了间隔时间算子的一阶时态逻辑。它能精确地描述数字电路的时间特性,支持连续和离散的时间结构并能对时间信息进行推理。本文给出了ＦＯＩＴＬ的基本框架,并对其进行了验证。     

用数字电路实现步进电机的细分控制

本文对步进电机步距角细分电路进行了数字逻辑分析并给出了采用数字集成电路实现五相步进电机步距角四细分控制的电路设计。     

PDP所需信号的逻辑设计与实现

介绍了近年来彩色等离子体显示技术的主要进展和发展规模, 利用 Ｍ Ａ Ｘ＋ Ｐ Ｌ Ｕ ＳⅡ软件,使用多种方法产生 Ｐ Ｄ Ｐ（ 等离子体显示器） 所需要的各种信号的逻辑电路,并将信号下载到硬件电路上,使得 Ｐ Ｄ Ｐ 显示屏上有彩条出现．     

Design of systolic BN circuits in Galois fields based on quaternary logic

The BNoperation is known as an efficient basic operation in Galois fields GF(2k),and various algorithms and implementations using binary logic signals have already been proposed.In order to reduce the circuit complexity and long latency of BNoperations,a novel algorithm and its systolic architecture are proposed based on multiple-value logic(MVL).In the very large scale integration(VLSI)realization,a kind of multiple-valued current-mode(MVCM)circuit structure is presented and in which the combination of dynamic source-coupled logic(SCL)and different-pair circuits(DPCs)is employed to improve the switching speed and reduce the power dissipation.The performance is evaluated by HSPICE simulation with 0.18μm CMOS technology.The transistor numbers and the delay are superior to corresponding binary CMOS implementation.The combination of MVCM circuits and relevant algorithms based on MVL seems to be potential solution for high performance arithmetic operationsin Galois fields GF(2k).     

基于GP算法的多模态门电路设计

多模态电路是与传统基于开关切换或者可重构实现方式的多功能电路不同的一种新颖的多功能电路,它在电路结构不发生改变的情况下,由电路某种参数（温度、电源电压、控制信号）的变化实现电路的多种功能。作为一种新的电路类型,多模态电路设计还没有标准的设计准则,针对现有的设计方法存在元件冗余,电路结构不合理的缺点,提出了用GP（遗传程序设计）算法来设计多模态门电路,并实现了一个控制信号控制的与／异或门,电路的分析结果说明了该设计方法的可行性。     

汽车电子感应制动系统控制器的设计

设计了汽车电子感应制动系统（SBC）的控制器，包括系统核心处理芯片的选用以及系统的输入饰出处理电路的设计等内容。SRC控制器通过由各路传感器采集来的信息，按照逻辑门限值的控制方法，对系统进行计算、判断与控制，以实现对制动轮实时线控制动的目的。     

基于模块化技术的最佳ULG.2的QCA电路设计

为了减少纳米器件量子细胞自动机(QCA)电路的线交叉数和电路综合时采用的门电路类型,在介绍QCA细胞结构、逻辑器件、模块化设计技术以及最佳通用逻辑门ULG.2的基础上,提出基于模块化技术的最佳通用逻辑门ULG.2的QCA电路实现方案.利用最佳QCA通用逻辑门ULG.2设计了全加/减器、全比较器和4选1数据选择器.所设计的QCA电路均用QCADesigner软件进行模拟,结果表明：该电路不仅具有正确的逻辑功能,而且某些性能得到了很大的改善.特别地对于4选1数据选择器,与已有的多数门和反相器直接设计的电路相比,细胞数、QCA线交叉数分别减少了31.8%和62.5%.