一种可逆有限状态机的电路设计

不同以往通过重构电路行为实现可逆有限状态机方法,本文提出了一种可逆有限状态机的电路结构.该电路主要包括次态与输出计算电路以及状态预置与采样锁存电路两部分,且提出的可逆有限状态机电路中不存在独立的可逆触发器,但可以实现可逆JK,D,T等触发器功能.同时,文中也提出了基于该可逆有限状态机电路的可逆时序电路综合方法,并用实例进行了验证.相比于基于行为重构的可逆有限状态机的综合方法,本文提出的综合方法可以避免原始状态机的逆状态机的求解和增加额外的信号位,从而使得综合过程变得更加简单.     

基于Verilog HDL的高效状态机设计

用Verilog HDL(硬件描述语言)进行有限状态机电路设计,由于设计方法不同,综合出来的电路结构、速度、面积和时延特性都会有很大的差别,甚至某些臃肿的电路还会产生难以预料的问题。因此,很有必要深入探讨在用Verilog HDL进行有限状态机设计中,如何简化电路结构、优化电路设计的问题。文中根据有限状态机的设计原理,描述了有限状态机设计的几种设计方法,分析了影响状态机设计时延、速度和电路综合面积问题,提出了一种高效状态机设计方法,并给出了基于Veril-og HDL程序综合得到的电路图,验证了方法的正确性。     

面向工程化教育的有限状态机教学设计

有限状态机是"硬件描述语言"课程教学的重点和难点。本文深入分析当前有限状态机教学的现状,指出有限状态机教学与工程化人才培养需求的之间差距。在此基础上,论文提出并阐述了一种问题驱动的有限状态机教学体系,对算法状态机图和模板式编码风格等有限状态机设计的相关概念和方法进行了阐述。     

基于CPLD/VHDL语言的红外遥控解码器设计

为了实现用CPLD器件解码红外遥控信号。在分析CX6122芯片红外遥控编码原理基础上,提出用VHDL语言有限状态机设计红外遥控解码电路。用延时电路和状态机S1、S2、S3检测红外接收器输出的电平信号来识别遥控引导码,用S4、S5判断遥控脉冲位置调制方式（PPM）编码的0.56ms脉宽的开始和结束,在S6下延时0.84ms,再经S7判断输入电平的状态解出二进制码,然后状态机进入数据移位和输出状态。该电路在EPM3128ATC100器件验证通过,解码准确,稳定性好。     

基于FPGA的按键消抖电路设计方法的研究

采用了VHDL语言编程的设计方法,通过FPGA来实现按键消抖的硬件电路。论述了基于计数器、RS触发器和状态机3种方法来实现按键消抖电路,并给出仿真结果。通过下载到CycloneEP1C6T144芯片中进行验证,表明这3种方法设计的消抖电路都能够实现电路功能,其中有限状态机的方法更能确保每一次按键操作后准确输出按键确认信号,且性能稳定。     

数据采集控制时序的VHDL/CPLD设计及应用

用VHDL(甚高速集成电路硬件描述语言)有限状态机设计了数据采集时序的控制电路。采用AD590温度传感器作为摄温元件搭建外围电路构成数字式气温计,包括时序产生、码制转换、七段LED(发光二极管)动态扫描显示驱动等电路;给出了主要源程序片段;用MAX PLUSⅡ软件进行了仿真调试,用CPLD(复杂可编程逻辑器件)进行了下载测试,结果表明实现了电路功能,系统运行正常。     

红外焦平面器件脉冲驱动电路的小型化设计

代表着红外器件发展的主流方向的红外焦平面器件，其正常工作时需要驱动脉冲信号多达十几路，为了使红外焦平面阵列处于最佳工作状态，就必须设计出相应的驱动电路。提出了一种红外焦平面器件驱动电路的设计方法。该电路具有体积小、功率低及灵活性好等特点，为驱动电路以及成像系统的小型化提供了良好的技术基础。     

一种传输实时USB音频的串行接口引擎设计

传统的USB音频设备大多包含价格较高MCU,为有效降低成本,提出了替代MCU的方案及一种新型串行接口引擎和设计方法。基于有限状态机理论,提取出实现数据流功能的状态机,并通过该有限状态机控制串行接口引擎来处理实时音频数据。设计经Verilog HDL编程实现,并通过Altera公司的cyclone2 EP2C35芯片硬件验证。实测结果表明,该设计可实时传输高速USB音频数据,电路实现简单,具有良好的通用性和可移植性。     

基于Verilog HDL的有限状态机的优化设计

有限状态机（FSM）在数字电路设计中的使用非常广泛,该文研究了有限状态机的优化设计方法。利用FPGA开发软件Quartus II和仿真软件ModelSim-Altera对不同方法所设计的状态机进行综合电路分析以及对仿真波形进行时序分析,找出不同状态机在电路上、仿真中以及稳定性上的优缺点。结果表明,采用两段式（Two-always）和三段式（Three-always）设计的状态机在多方面上都优于用一段式（One-always）所设计的状态机,而且采用三段式所设计的状态机在稳定性上更优于用两段式所设计的状态机。     

实现SS7中TUP维护部分的关键技术

本文针对ＴＵＰ的维护部分实现中的关键技术进行了比较详尽的阐述，提出分层概念，并采用消息驱动的方式，利用建立消息驱动表的方法实现有限状态机模型。     

A metric for estimating the fault-secure behavior of digitalcircuits

A new fault secure metric (FSM) for design analysis of digital circuits is presented; it can be applied at a very early stage of the design cycle. A set of FSM models is also presented; they calculate the FSM of a circuit directly from its structural attributes. The quantities used in these FSM models are measurable from circuit analysis, and directly depend on measurable attributes of the circuit; thus the subjectivity of the FSM is minimal. The FSM models are consistent, in that only the attribute input values change for a specific circuit application. Hence, the cost of obtaining a figure of merit depends only on the cost of determining the circuit's attributes. This consistency also lends itself to automation of attribute measurements and FSM calculations. The FSM can be used to evaluate the FSM of a design, as well as the relative FS performance of various circuit design techniques. A case study using a 2-rail encoded test circuit demonstrates the validity of the FSM. The FSM models directly depend on measurable attributes of the circuit, so that the subjectivity of the FSM is minimal, and they are consistent, in that only the attribute input values change for a specific circuit application. Hence, the cost of obtaining a figure of merit depends only on the cost of determining the circuit's attributes. This consistency lends itself to automation of attribute measurements and FSM calculations. The validity of the FSM has been demonstrated for a 2-rail test circuit design     

红外测距仪电路延时模拟检测研究

对红外测距仪进行性能检测时,需要高精度稳定可调的模拟距离测试值。光纤作为一种理想的距离模拟器件具有稳定性好、精度高等特点,但随着模拟距离的增加其存在体积质量大、便携性和灵活性差等缺点。为弥补光纤延时模拟检测方法的不足,研究了基于电路延时的模拟距离产生方法,设计了模拟回波生成电路和高精度模拟回波延时控制电路,分析了系统的固有延时及误差。采用高精度时间-数字转换器件对模拟检测电路进行了验证,模拟距离控制精度可达0.5 m,形成了对光纤延时模拟检测方法的有力补充。     

Verilog HDL代码描述对状态机综合的研究

verilog HDL语言在芯片设计中应用广泛，而有限状态机的设计是数字系统设计的关键部分。本文介绍了有限状态机的设计，探讨了Verilog HDL代码描述会对状态机的综合结果产生的影响，最后通过一个序列检测器的设计进行实例说明，     

电能表中的继电器防误动电路设计

针对电子行业各种开关驱动电路有各种微控芯片控制,由于电源干扰、端口状态等各种因素的存在造成误动的实际情况,介绍一种防止误动的设计方案。采用电源检测、电子开关、电子保护等电路实现精准控制。该方案简单实用,成本低,已在智能电表中得到应用,有一定的参考应用价值。     

Implicit FSM decomposition applied to low-power design

Clock-gating techniques are very effective in the reduction of the switching activity in sequential logic circuits. In this paper, we describe a clock-gating technique based on finite-state machine (FSM) decomposition. The approach is based on the computation of two sub-FSMs that together have the same functionality as the original FSM. For all the transitions within one sub-FSM, the clock for the other sub-FSM is disabled. To minimize the average switching activity, we search for a small cluster of states with high stationary state probability and use it to create the small sub-FSM. Explicit manipulation of the state transition graph requires time and space exponential on the number of registers in the circuit, thereby restricting the applicability of explicit methods to relatively small circuits. The approach we propose is based on a method that implicitly performs the FSM decomposition. Using this technique, the FSM decomposition is performed by direct manipulation of the circuit. We provide a set of experiments that show that power consumption can be substantially reduced, in some cases by more than 70%.     

基于计数器的数字电子钟的设计

本设计是一个基于计数器的数字电子钟装置。该装置电路的主要组成部分是555定时器、分频器、计数器、译码器、显示器、校时电路。译码代替机械式传动,用LED显示器代替指针显示进而显示时间,减小了计时误差。这种表具有时、分、秒显示时间的功能,还可以进行时和分的校准,片选的灵活性好。这种用数字电路实现的电子钟与机械式时钟相比具有更高的准确性和直观性。     

AC-PDP新型驱动电路的设计与实现

针对现有AC-PDP驱动电路产生波形不够灵活的缺点,基于隔离变压器耦合的思想,采用模块化、层次式的设计方法,设计并实现了一种新型的驱动电路.经理论分析、计算机模拟和实际测试,此电路能够实现控制信号的传递,产生正确的输出,并能够产生宽脉冲、窄脉冲、斜坡脉冲、钡脉冲等信号.     

PDP信号存储处理IP核的设计与VerilogHDL实现

介绍了等离子显示器的基本电路系统及寻址显示分离子场驱动方法,设计了一种具有伪轮廓消除功能的PDP信号存储处理IP核,作为PDP信号控制系统的核心部分,它具备通用的外部电路接口,有较强的可移植性和可复用性,稍加改动便可应用于不同类型和不同参数的PDP显示控制,缩短了设计周期。利用Verilog HDL语言中有限状态机和参数化设计思想对IP核进行了描述和设计,并在Xilinx公司的FPGA器件上实现了IP核的功能验证。