一种改进的H.264运动估计算法

为了减少视频编码的运算量,针对运动估计的特点．提出了快速块模式选择算法。该算法利用宏块的时间和空间相关性,预先对宏块模式进行判定,从而使模式选择过程大大简化。仿真结果显示,在基本保持H．264原有编码算法的图像质量的同时,可以将编码速度提高15％以上。因此,本算法可以有效的减少编码器的计算量,提高H．264的编码效率。     

一种基于H.264的快速运动估计算法

H.264是现有最重要数据压缩编码国际标准之一。同时快速运动估计算法一直是视频压缩中的研究热点。本文针对一些快速估计算法过早确定了搜索方向,容易陷入局部最小点,损失了搜索精度的情况,在原有基础上,运用菱形十字搜索算法(DCS)与阈值估计相结合的方法提高了运动估计的性能。实验结果表明,该算法可以用较小的搜索代价取得与全搜索(FS)相当的效果,并且在搜索速度方面优于钻石法(DS)。     

用于H.264/AVC的D级数据重用整数运动估计VLSI结构

本文提出了一种用于H.264/AVC的D级数据重用整数运动估计VLSI结构.提出的结构是在一种固定块尺寸运动估计VLSI结构基础上,利用交叉网络实现变块尺寸的计算,使用多bank的存储器组织方式,使片上存储器的读写规则简单,易于处理不同搜索范围和不同尺寸的视频的运动估计.提出的运动估计结构用Verilog HDL描述,使用HJTC 0.18μm工艺,用Synopsys DC做了逻辑综合.相比现有结构,该结构由于增加片上存储器,因此数据重用率高,大大降低了存储带宽需求;另外数据吞吐率高,能够满足高性能视频编码需求.     

一种H.264的快速运动估计算法

在研究了H.264多宏块运动估计特点的基础上,提出了一种使用宏块模式搜索截止准则的快速运动估计算法.经实验验证,采用此快速搜索算法的编码结果,搜索速度平均可提高30%.     

H．264中亚像素运动估计算法的优化

通过对H．264参考模型JM61e中运动估计算法进行分析，对整像素、1／2像素和1／4像素搜索提出了改进策略。采用自适应阈值搜索停止算法，减少了运动估计的搜索次数，且保持运动估计的精度不变。采用自适应阈值搜索停止算法，减少了运动估计搜索次数，并且基本保持运动估计的精度不变。实验结果表明，该策略在重建图像质量略有下降的情况下明显提高了编码速度。     

一种基于H.264的快速运动估计算法

针对H.264,利用几种预测方式得到最优的预测中心和设置阚值,提出了一个新的搜索算法,在信噪比和比特率变化很小的情况下可以很大程度的提高整个编码器的运算速度.从仿真可以看出这个运动估计算法有效的降低了编码器的复杂度,提高了搜索效率.     

H.264中运动估计算法的一种硬件实现架构

提出了一种适用于H.264标准中可变块大小运动估计算法的硬件实现架构.架构中采用一维处理单元(PE)阵列来实现运动估计算法中匹配块的搜索,通过对较小子块的块间误差(SAD)的复用来计算不同大小块的块间误差.与传统的处理一个运动矢量的架构相比,这种架构在一定的时钟周期内最多可处理41个运动矢量,并且具有面积小、速度快的特点.     

H.264中一种基于搜索范围自适应调整的运动估计算法

视频编码标准 H.264中的固定搜索范围设定,使得运动估计单元的计算量和存储读写带宽过大,给实时编码带来了困难.该文提出一种基于搜索范围自适应调整的运动估计算法.算法首先根据当前编码块预测运动矢量(PMV)点的绝对误差和(SAD)以及相邻已编码块的信息,判断 PMV 的预测准确程度,自适应地确定搜索范围(SR)大小;然后通过检测编码块所在区域的运动方向特性,确定 SR 内的有效搜索方向.仿真结果表明:相比于全搜索算法和 UMHexagon 算法,该文算法分别能够平均节省91%和18%左右的运动估计时间,而码率和图像 PSNR 基本保持不变.     

一种高清数字电视H.264编码系统的设计

给出一种基于ASIC方案的H.264高清实时编码系统的设计方法。系统包括主控MCU、专用高清编码芯片、HDMI视音频数据接口、模拟视音频输入接口和ASI输出接口等电路。系统还提供了以太网接口,用于对编码系统进行实时监控,以获取编码系统的工作状态并对编码参数进行配置。方案实时性好,符合高清数字电视前端系统的需要。     

H.264/AVC运动估计算法的硬件结构研究

运动估计是H.264/AVC编码器的重要组成部分,其运算量占据了整个编码器计算时间的60%~90%。对H.264/AVC运动估计的几种快速搜索算法进行分析比较,并在此基础上提出先进的六边形搜索算法。给出运动估计快速搜索算法的一般硬件结构,并在此基础上提出具有流水线并行处理能力的先进六边形搜索算法的硬件结构。实验结果表明：该硬件结构系统工作频率能够达到109.06 MHz,完全能够满足高清视频实时应用的要求。     

VLSI Architecture Design of Fractional Motion Estimation for H.264/AVC

The H.264/AVC Fractional Motion Estimation (FME) with rate-distortion constrained mode decision can improve the rate-distortion efficiency by 2–6 dB in peak signal-to-noise ratio. However, it comes with considerable computation complexity. Acceleration by dedicated hardware is a must for real-time applications. The main difficulty for FME hardware implementation is parallel processing under the constraint of the sequential flow and data dependency. We analyze seven inter-correlative loops extracted from FME procedure and provide decomposing methodologies to obtain efficient projection in hardware implementation. Two techniques, 4×4 block decomposition and efficiently vertical scheduling, are proposed to reuse data among the variable block size and to improve the hardware utilization. Besides, advanced architectures are designed to efficiently integrate the 6-taps 2D finite impulse response, residue generation, and 4×4 Hadamard transform into a fully pipelined architecture. This design is finally implemented and integrated into an H.264/AVC single chip encoder that supports realtime encoding of 720×480 30fps video with four reference frames at 81 MHz operation frequency with 405 K logic gates (41.9% area of the encoder).

H.264视频编码器的VLSI实现

介绍了几种H．264硬件编码器及其特点,设计了支持1080i视频格式的H．264编码器,简介了运动估计、运动补偿等模块的设计要点,进行了VLSI实现。经FPGA验证与分析,整体设计占用逻辑资源较少,功耗约为850mW。     

Grouped Approach for the Design of H.264/AVC Motion Estimation Architectures

This letter presents a novel approach for organizing computational resources into groups within H.264/AVC motion estimation architectures, leading to reductions of up to 75% in the equivalent gate count with respect to state‐of‐the‐art designs.     

H.264分像素插值滤波方法及其VLSI实现

基于H.264/AVC的分像素点滤波算法提出了一种新的分像素插值结构,避免了大量中间数据的存储,并且具有数据流规整、控制简单、垂直方向连续插值、可重用等优点。在0.18μm工艺下,最大频率125MHz时,综合逻辑门数为18k门,能够满足SDTV(1280×720,30f/s)视频图像实时处理的需要。     

一种多级运动估值VLSI结构的设计

提出了一种新的多级运动估值器的结构 ,它支持低比特视频编码器的高级预测模式 ,如H.2 63和 MPEG- 4。该 VLSI结构的所有级别中共用一个基本的搜索单元 ( BSU) ,减小了芯片尺寸。另外 ,由于它为计算 8× 8块的绝对误差和 SAD提供了一种对存储器数据流的控制电路 ,因此 ,对于高级预测模式 ,可同时获得 1个宏块运动矢量和每个宏块中的 4个子块运动矢量。这种尺寸较小的运动估值电路可以获得与全搜索块匹配算法 ( FSBMA)相似的编码效果     

Fast motion estimation for H.264

Several specific features have been incorporated into Motion estimation (ME) in H.264 coding standard to improve its coding efficiency. However, they result in very high computational load. In this paper, a fast ME algorithm is proposed to reduce the computational complexity. First, a mode discriminant method is used to free the encoder from checking the small block size modes in homogeneous regions. Second, a condensed hierarchical block matching method and a spatial neighbor searching scheme are employed to find the best full-pixel motion vector. Finally, direction-based selection rule is utilized to reduce the searching range in sub-pixel ME process. Experimental results on commonly used QCIF and CIF format test sequences have shown that the proposed algorithm achieves a reduction of 88% ME process time on average, while incurring only 0.033 dB loss in PSNR and 0.50% increment on the total bit rate compared with that of exhaustive ME process, which is a default approach adopted in the JM reference software.     

H.264中1/4精度像素插值算法的一种硬件实现架构

提出了一种适用于H.264标准中1/4精度像素插值算法的硬件实现架构.对于亮度分量,采用了一维处理单元(PE)阵列来实现1/4精度像素插值算法中的亮度半像素的插值,同时采用一个6×4的寄存器阵列转置已得到的半像素以进行下一步的亮度的1/4精度像素插值.而对于色度分量,笔者采用了一种只含移位和加法运算的插值核架构来实现色度的1/8像素插值.笔者提出的架构可在一定的时钟周期内,计算出不同位置上的插值像素,且有面积小,速度快的特点.     

基于H.264/AVC 1/4像素精度的运动估计器设计

提出一种H.264/AVC的1/4像素精度、可变块大小运动估计器的设计方法,它包括全像素和1/4像素运动估计两大部分,前者是由256个处理单元所构成的二维脉冲式阵列,并重复使用先前运算的结果.其采用全域搜索的方法,能在一个脉冲期间对比一个候选区块,算出像素差值的绝对值总和和运动向量,并传给1/4像素运动估计器.实验结果证明,此运动估计器可处理720×480解析度、30fps的影片.