对射频电感实现PDK参数化和建模的难点处理

本文研究了如何利用参数化设计套件（PDK）实现华润上华0.18微米工艺平台的电感器件,列举了射频电感参数化和建模的难点,以及使用图形技术编辑器（GTE）和SKILL程序解决的主要方法学。文中以研发射频（RF）电感为例,从建立前端模型,到完成后端参数化单元（Pcell）,介绍了在研发电感PDK中出现的主要问题和需要解决的难点,以及实现器件和验证的方法。     

基于Cadence界面的工艺设计包设计方法

详细阐述了基于Cadence界面的工艺设计包(PDK)的框架结构及设计方法;采用该方法,在Cadence界面上设计了一套实用的PDK库siscPDK;用实际的IC单元电路进行了验证,得到了正确的结果,证明了该方法的可行性.     

宏力半导体采用Cadence Virtuoso 6．1PDK开发系统

Cadence设计系统公司宣布,宏力半导体制造有限公司已经采用Cadence Virtuoso 6．1技术,用于开发与测试工艺设计工具包（PDK）。Cadence Virtuoso 6．1“PDK自动化系统”简称为PAS,它有助于PDK的高效创建;而“PDK测试系统”简称STEP,有助于PDK的质量保证。使用PAS和STEP,宏力半导体已经开发并验证了它的0．18微米混合信号,RFPDK,目前已经面向其全球客户推出。     

宏力与Setitiel合作提供0．18微米RFCMOS工艺设计工具包（PDK）

近日,宏力半导体制造有限公司发布其先进的0．18微米RFCMOS工艺设计工具包（PDK）。该PDK是与Sentinel IC Technologies（Sentinel）独家合作提供的。这个PDK建立在先进的模型与模拟平台上,集成了具备射频领域核心特性的创新的、完全可扩展参数的设计单元（PCELLS）。这一组合使设计者能够最大限度地提高芯片性能和降低芯片尺寸,同时大大缩短设计周期。     

基于QA3000的VDMOS芯片RG测试技术改造

该文简要介绍了QA3000系统的测试能力和VDMOS芯片的基本构造原理,通过对现有测试设备性能特点和VDMOS芯片RG参数测试原理进行分析,协同设备供应商一起通过技术方案论证,设计出一种基于QA3000测试系统的"嵌入式RG测试改造"技术解决方案。该技术改造方案设计独特,开发周期短,测试性能稳定;改造方案的成功开发,解决了中测VDMOS芯片RG参数测试问题,方便工艺跟踪分析,提升产品品质和市场竞争力。     

混合信号设计工具包

Cadence设计系统公司与中芯国际公司合作,开发出一种兼容最新版Cadence Virtuoso定制设计平台的混合信号参考流程与工艺设计工具包（PDK）。该参考流程与PDK目前已经推出,面向使用混合信号芯片进行SMIC 130nm工艺设计的共同客户。这种混合信号参考流程基于SMIC的130nm混合模式、射频PDK与Cadence Virtuoso和可制造性设计技术。     

混合信号参考流程与工艺设计工具包

Cadence设计系统公司与晶圆厂中芯国际公司合作开发一种兼容最新版Cadence Virtuos定制设计平台的混合信号参考流程与工艺设计工具包（PDK）。该参考流程与PDK目前已经推出，面向使用混合信号芯片进行SMIC130nm工艺设计的共同客户。这种混合信号参考流程基于SMIC的130nm混合模式、射频PDK与Cadence Virtuoso和可制造性设计技术。     

工艺设计工具包PDK的应用及开发

工艺设计工具包PDK在数模混合信号/射频电路设计中应用广泛。本文简要介绍了PDK的应用,并说明了如何使用Cadence的自动化开发系统PAS去开发PDK。     

Cadence与SMIC合作，共同面对无线设计挑战

Cadence设计系统公司与中芯国际（SMIC）宣布进行一项新的合作，把Cadence RF Design Methodology Kit（射频设计方法学“锦囊”）投入中国射频IC设计市场。SMIC将开发支持Cadence RF Design Methodology Kit的工艺设计锦囊（PDK），并将于2006年年底在测试芯片中验证此PDK。通过该项合作，中国的无线芯片设计师可获得必要的工具，通过确保硅片性能达到设计意图，来获取更短、更具可预测性的设计周期。作为他们共同努力的一部分，两家公司也将提供应用培训和研讨。     

电位器整定的定时器专用电路QA640896/QA640892B

QA640896和QA640892B是台湾宏太科技研制的定时器专用IC。利用它可以组成精确的守时控制电路，而且设计简单，调试方便。文中介绍了该器件的主要特点，参数，功能和控制方法，给出了这两种器件的典型应用电路。     

Cadence与中芯国际推出通过验证的射频工艺设计工具包

2007年8月1日Cadence设计系统公司和中芯国际共同宣布,一个支持射频设计方案的新的0.18μm SMIC CMOS射频工艺设计工具包将正式投入使用。该工具包(PDK)已成功通过验证,正式进入中国射频集成电路设计市场。其验证包括代表性设计IP的硅交互作用测试,如PLLs,集中于仿真结果和快速     

软件

混合信号参考流程与工艺设计工具包Cadence设计系统公司与晶圆厂中芯国际公司合作开发一种兼容最新版Cadence Virtuos定制设计平台的混合信号参考流程与工艺设计工具包(PDK)。该参考流程与PDK目前已经     

中芯国际与Cadence合作面对混合信号设计与制造挑战

Cadence宣布与中芯国际（SMIC）合作,开发一种兼容最新版Cadence Virtuoso定制设计平台的混合信号参考流程与工艺设计工具包（PDK）。该参考流程与PDK面向使用混合信号芯片进行SMIC 0．13微米工艺设计的共同客户。这种解决方案将有助于促进模拟混合信号设计,满足不断发展的消费电子、网络与无线设备市场需求。     

思源科技与联华电子提供65nm制程设计套件,支持客制芯片设计

<正>电子设计自动化领导厂商思源科技与联华电子于4月17日共同宣布,即日起将提供已通过晶圆专工验证的LakerTM制程设计套件(PDK)予联华电子65nm制程技术使用。这项由双方共同合作发展的PDK,是为了满足双方共     

SOI技术与SOC基础设计服务平台

本文介绍了关于SOI特殊工艺技术的特点,以及基于此工艺平台设计开发SOC芯片所特有的优势和挑战,并且研究了配套的解决方案,从模型建模(model),数字单元库(library),参数化设计套件(PDK),以及针对性的EDA主流设计流程几个方面来阐述如何实现华润上华0.18微米60VSOI工艺设计服务平台。     

思源科技与联华电子提供65nm工艺设计套件支持客制芯片设计

电子设计自动化领导厂商思源科技与联华电子共同宣布,即日起将提供已通过晶圆专工验证的Laker工艺设计套件（PDK）予联华电子65nm工艺技术使用。这项由双方共同合作发展的PDK。是为了满足双方共同客户在特殊设计与尖端工艺上的需求。双方后续的合作将专注在提供一系列的Laker-UMCPDK上,使得设计团队能将不同产品以最快的时程上市。     

基于MATLAB和QuartusⅡ的FIR滤波器设计与仿真

传统的数字滤波器设计主要依靠理论公式推导,得出相关参数,而对利用这些参数设计的滤波器的真实效果没有感性认识,从而无法对参数进行进一步优化。针对上述情况,提出了一种联合使用MATLAB与QuartusⅡ实现FIR（有限冲击响应）滤波器的设计方案。结合实例介绍了窗函数法FIR滤波器的设计流程,给出了利用MATLAB与QuartusⅡ进行软件验证和硬件仿真的设计步骤。此方法能够直观地检验滤波器的设计效果,便于优化设计参数、提高设计效率和成功率。     

宏力半导体采用Cadence Virtuoso 6．1 PDK开发系统

Cadence宣布,宏力半导体(Grace Semiconductor)已采用Cadence Virtuoso 6.1技术,用于开发与测试工艺设计工具包(PDK)。Cadence Virtuoso 6.1PDK自动化系统简称为PAS,它有助于PDK的高效创建;而PDK测试系统简称STEP,有助于PDK的质量保证。使用PAS和     

宏力半导体采用Cadence Virtuoso 6.1 PDK开发系统

Cadence设计系统公司宣布,宏力半导体制造有限公司已经采用Cadence Virtuoso 6.1技术,用于开发与测试工艺设计工具包(PDK)。Cadence Virtuoso 6.1 PDK自动化系统简称为PAS,它有助于PDK的高效创建;而