数字电路测试中的关键技术分析

本文首先就数字电路测试中的关键技术进行了简要介绍，如故障模型、故障仿真、故障压缩以及可测试性度量等；之后介绍了布尔生成法、D算法、FAN算法等三种确定型数字电路测试方法；最后作者提出了自己对数字电路测试发展趋势的展望。     

数字电路测试实验系统设计探讨

为了满足数字电路故障诊断的测试需求,根据边界扫描测试标准IEEE1149.1设计了数字电路测试主控系统。系统以FPGA为控制核心,利用计算机的USB总线控制JTAG总线,实现对被测数字电路的测试。该系统能控制四路JTAG总线,且引入了FIFO以提高边界扫描的测试速度。对FIFO、USB总线及JTAG总线的控制等均在一片FPGA中实现,硬件结构简单,体积小。实验证明,用该系统可对支持IEEE1149.1标准的数字电路的状态进行控制和捕获,能方便高效地完成对数字电路的测试。     

基于数字电路和系统诊断测试的逻辑分析仪研究

逻辑分析仪作为测试数字电路和系统的基本数据域测试仪器,已得到长足进展,但是逻辑分析仪由于相关概念复杂理解困难,再加上成本高和操作繁琐,它的作用不易被工程师所接受,其在数字电路和系统设计与故障诊断所发挥的作用往往被人忽视。本文从为什么要用逻辑分析仪出发,着重分析逻辑分析仪的作用、发展、分类、指标概念、逻辑分析仪和示波器比较以及它的简要使用,从而论述逻辑分析仪在数字电路测试和数字系统故障诊断的重要性。     

数字电路的功能测试

在完成数字系统设计时,数字电路的功能测试是必不可少的。本文为您调试数字系统给出了进行功能测试必要的步骤和方法。     

基于CRG模型的RTL测试矢量生成算法

针对目前已有的高层电路模型普遍没有很好地同时体现描述电路的可控性、可观性和时序信息,本文从电路RTL行为描述抽象出一种CRG电路模型,该模型能很好地反应电路的控制关系和一定的数据关系,并且直接包含了时序电路的时序信息。然后在此模型上进行测试产生或可测试性分析。这是一种基于模拟的、以未控制和未观测语句分布信息为目标的测试生成算法。对部分ITC99的Benchmarks电路的实验数据显示,该模型和测试生成算法是有效。     

基于边缘扫描技术的PCB测试节点优化设计

介绍了一种可用于PCB测试的方法。边缘扫描技术是一种先进的数字电路测试技术,可广泛应用于大规模集成电路的测试。本文详细介绍了边缘扫描技术的测试电路结构及其工作模式,并将其应用于PCB的测试,本文利用基于贪婪策略的最优化算法分析了PCB的测试节点,可以利用最小的测试节点集实现PCB的测试。实际应用电路的分析结果表明,本文介绍的PCB测试方法,可以有效地降低PCB级测试的硬件开销。     

数字电路的看图方法(二)

②与门、与非门多余不用的输入端,应接正电源以保证其逻辑功能正常,如图3所示。     

一种改进D算法测试生成的关键技术研究

数字电路测试的关键在于算出测试向量,本文基于传统D算法思想提出了一种改进型的D算法。与前者相比,新算法的主要优点是：（1）加快测试向量生成的速度;（2）提高了故障覆盖率。研究了新算法的关键技术,包括D立方设计、D立方的读入和初始D路径敏化等。经实例验证,测试程序自动生成了测试向量,说明改进后的D算法是一种有效的测试生成算法,为自动测试生成系统的设计奠定了基础。     

毫米波矢量调制器芯片的设计和测试

矢量调制器芯片作为一种可以直接对载波同时进行幅度和相位调制的新型电路,是目前毫米波通信和雷达系统中的一个研究热点。本文首先利用Agilent ADS软件仿真设计了一款工作在Ka波段的毫米波矢量调制器芯片,并基于先进的GaAs pHEMT工艺线流片成功。同时完整的提出了矢量调制器芯片的测试系统和测试流程,利用Agilent的四款仪器设备搭建了一个芯片测试平台,实际测量结果显示,测试系统稳定可靠,该款芯片的各项指标均达到国际先进水平。     

矢量混频器特性和混频器测试系统矢量误差修正的新方法

文中介绍测量射频混频器特征的新方法,该方法给出输入匹配、输出匹配和变频损耗的幅度及相位响应,并适用于具有互易变频损耗和镜象响应可以被滤除的混频器。经测量的混频器可对混频器测试系统进行全矢量修正,从而使该测试系统对为非互易的其它混频器进行测量。其突出特点是能对被测混频器进行相位和绝对延迟测量。 Knox提出了测量群延迟方法。该法依赖在宽频范围内测量混频器加上一段端接短路器的空气线的回波损耗,再对响应进行时域变换。从空气线长度中减去对短路器响应的延时,便给出混频器的(双向)延迟。此法的缺点是只适用于宽带混频器,且延迟分辨率受时域分辨率的限制。另外,延迟响应是镜象和     

利用边界扫描测试和SVT改善基于Haswell的电脑主板的测试覆盖率

针对使用Intel最新一代CPU"Haswell"开发的笔记本电脑、超极本电脑,其主板测试覆盖率普遍低于50%的问题,提出基于边界扫描测试结合SVT测试在不增加测试点的情况下提高测试覆盖率的方案。该方案以便携型边界扫描测试仪和SVT测试盒为硬件,在边界扫描测试软件中无缝集成SVT测试程序,具有结构简单、成本低廉、易于复制的特点,适用于研发、新品导入、量产、维修等多种环境。     

基于故障仿真确定测试矢量最小测试集方法的研究

为了减少测试矢量，有必要对电路中的故障加以分析，寻找各类故障之间的关系，以求压缩测试矢量。本文提出了一种通过并行故障仿真来确定测试矢量最小故障集的方法。该方法将并行故障仿真与布尔约简法相结合，利用并行故障仿真结果确定出故障点和测试矢量的对应关系。然后根据布尔约简法即可求出测试矢量的最小故障集。     

边界扫描测试系统的以太网接口设计

将边界扫描测试技术应用于远程测试,可实现仪器设备的远程测试与故障诊断。研制了一种边界扫描测试系统的以太网接口设计方案,采用C8051F021单片机可编程外部存储器接口与网络接口芯片RTL8019实现总线连接,提高了RTL8019的访问速度,设计了网络接口电路和硬件底层驱动程序,并组建基于网络的边界扫描测试系统硬件平台。通过测试验证,测试结果表明,该以太网接口可以很好地完成网络数据通信,使测试系统具有远程测试功能,提高了边界扫描测试技术的应用价值。     

系统级边界扫描测试系统的设计与实现

模块测试与维护总线(MTM-Bus)给层次化边界扫描测试技术提供了方便。本文简要介绍了MTM-Bus原理及应用,论述了系统级边界扫描测试系统的结构与设计,通过FPGA实现了MTM-Bus主、从模块控制器,构建了测试系统,并设计了测试系统软件。通过测试验证,表明系统工作稳定,关键技术通用性强,能够准确地进行故障诊断和定位。     

芯片系统对测试提出新的挑战——芯片系统需要新的测试技术和新的测试开发方法

芯片系统是近几年提出的。一种新技术出现,必然要有新的测试技术跟上。本文就芯片测试问题提出了一些看法。     

可演化组合逻辑数字电路的静电放电抗扰特性

为研究可演化组合逻辑电路对静电放电的抗扰特性,提出了一种基于Cartesian模型和虚拟重配置技术的可演化组合电路系统模型,按照静电放电抗扰度测试标准IEC 61000-4-2分析了电路逻辑功能的受扰规律,归纳为单极性逻辑翻转和瞬态逻辑击穿2种故障模型。利用故障注入的方法模拟静电放电干扰环境,在故障节点比例逐渐增加的条件下进行了功能电路的演化设计试验。结果表明：当静电干扰事件较少时,演化电路可以快速稳定的演化生成功能完备的数字电路;当静电干扰事件频发且造成大量逻辑单元受扰时,其仍能演化生成适应度达0.9的功能电路。因此,可演化组合逻辑电路在逐渐恶劣的静电放电干扰环境下表现出高可靠的抗扰特性。     

一种改进的扫描电路测试压缩方法

提出了一种改进扫描电路测试压缩方法。首先,通过基于向量删除的测试压缩去除测试序列中的冗余向量;其次,用消耗时钟较少的有限扫描操作代替全扫描操作,合并测试序列内部测试向量,减少测试时间;最后,采用启发式方法限制候选测试对数量,降低计算复杂度,加速测试压缩过程。基准电路实验结果表明,相同故障覆盖率下,该方法降低测试时间效果十分显著。     

面向自主芯片频率扫描实速测试的扫描链分析

随着芯片工艺的不断升级,芯片设计的频率不断提高,时延故障是引起高速芯片失效的重要因素。在硅后验证阶段,由于缺乏一种对芯片全局路径延时测量的手段,传统构建延时测量电路的方式仅能得到特定关键路径的延时变化情况,在芯片失效时无法进行全面的路径延时分析。本文提出一种基于扫描链的频率扫描实速测试方法对芯片内部大量时序路径的延时进行测量并获取时序裕量。针对生成测试向量时间长,依赖专业测试设备的问题,在自研硬件平台上通过自生成多频率测试向量以及改进数据校验算法成功实现了频率扫描实速测试,对芯片测量的路径延时误差在8 ps左右。通过对不同芯片在不同温度下的实验验证了该方法对路径延时表征的有效性,为今后通过延时参数对高速芯片进行环境适应性分析、寿命预测等研究提供了一种快捷有效的方法。     

保护装置一键式标准化测试和定制报告自动生成系统研究

阐述了保护装置一键式标准化测试和定制报告自动生成系统核心技术二维图形绘制方法和模型描述语言XML脚本的原理、系统结构,系统先进性和研究意义。