共查询到10条相似文献,搜索用时 15 毫秒
1.
介绍了一种利用双采样技术的高性能采样/保持电路结构,电路应用于10bits50MS/s流水线ADC设计中.电路结构主要包含了增益自举运算放大电路和栅压自举开关电路.增益自举运算放大电路给采样,保持电路带来较高的增益和带宽,栅压自举开关电路克服了多种对开关不利的影响.设计还采用了双采样技术,使采样,保持速率大大提高.设计在SMIC 0.18um工艺下实现,工作电压为1.8V,通过仿真验证.本文设计的采样/保持电路可以适用于高速高精度流水线ADC中. 相似文献
2.
3.
4.
以TMS320VC5416和存储器SST39VF400A组成的系统为例,介绍并行自举的原理,给出了自举表及系统电路图。在设计FLASH的驱动程序后,详细介绍TMS320VC5416外扩存储器在线编程技术及并行自举的实现。通过在DSP板上测试本系统,证明了在线编程实现DSP的并行自举是简单和有效的。 相似文献
5.
6.
设计了一种线性增益可调的低噪声差分放大电路.电路采用单端转差分芯片进行前端处理,应用差分信号的特性,抑制由外界条件的变化带给电路的影响,并充分利用高度集成的低噪声、低失真的ADRF6510实现了对差分信号的放大处理,同时配合ADRF6510自带的前端可编程滤波器,使该电路具有线性增益可调、高精度、低噪声等特点. 相似文献
7.
沈琰 《数字社区&智能家居》2006,(2):161-162
在基于DSP的数字信号处理系统中,为了保证棹电时程序不丢失,总是将程序保存在非易失的外部存储器中,以便系统加电时将其引导到DSP内部的RAM中执行。文中对TMS320VC5402 DSP 8位并行自举引导的过程进行了介绍,设计了8位EEPROM并行自举引导的实现电路。并给出了创建引导表的具体步骤。 相似文献
8.
9.
TMS320Vc54x系列DSP上电时,需要通过掩膜在DSP片上ROM的bootloader程序完成对用户主程序的自举过程。受限于片上bootloader程序,在外扩FLASH并行自举方式下,用户主程序可执行代码不能超过32K。这种情况下,需要用户自行设计用户bootloader程序,通过二次自举的方法,完成用户主程序的自举。本文介绍一种用C语言嵌套汇编的方法,设计用户的boot loader程序。 相似文献
10.
沈琰 《数字社区&智能家居》2006,(5)
在基于DSP的数字信号处理系统中,为了保证掉电时程序不丢失,总是将程序保存在非易失的外部存储器中,以便系统加电时将其引导到DSP内部的RAM中执行。文中对TMS320VC5402DSP8位并行自举引导的过程进行了介绍,设计了8位EEPROM并行自举引导的实现电路,并给出了创建引导表的具体步骤。 相似文献