基于SoPC的前端RapidIO接口设计

针对现代高性能嵌入式系统高速RapidIO信号接入的应用需求,提出一种基于可编程片上系统(SoPC)的前端RapidIO接口设计方案,以VirtexII Pro现场可编程门阵列芯片为核心,利用RapidIO IP核等库资源及硬件编程实现RapidIO接口、低压差分信号图像接口、RS422控制接口间的信息转发逻辑。该方案能够提高信息采集和输出的时效性。     

基于FPGA的RapidIO-FC转接桥设计

针对现代高性能嵌入式系统异构网络之间高速实时通信的应用需求,提出一种基于FPGA的RapidIO-FC转接桥硬件设计方案。该方案以Xilinx的Virtex5开发板为平台,基于RapidIO IP核和Fibre Channel IP核,设计转接控制逻辑以及转接桥硬件接口,对其功能进行验证。给出硬件结构图以及关键部分设计思想,并采用逻辑仿真和物理测试证明该设计的正确性与有效性。     

面向RapidIO控制器与片上网络的转换接口设计

随着嵌入式处理器性能的不断提升,传统的并行总线互联方案已不能满足日益增长的带宽需求。RapidIO技术缓解了传统互联总线性能缓慢增长和处理器性能高速发展之间的矛盾,同时,片上网络也已成为多核体系结构中最常用的互联结构。为了实现两者之间的数据交互,设计了一种面向RapidIO控制器与片上网络的转换接口,可实现RapidIO控制器的AXI协议到片上网络内部包传输的转换,满足RapidIO设备读/写操作的需求。仿真结果表明,转换接口功能正确、完整,符合设计要求。     

基于FPGA的RapidIO核接口芯片的设计和实现

新型嵌入式系统采用基于交叉开关的互连模式，用于系统互连的交叉开关是以RapidIO协议为核心的。RapidIO协议是一个点对点、包交换的协议。通过对RapidIO协议的研究，掌握了实现该协议的关键技术。使用Xilinx公司的FPGA(可编程门阵列)芯片实现基于RapidIO核的终端设备，并通过软件仿真和硬件实验系统对其功能进行验证。     

基于RapidIO的多DSP互联仿真实现

RapidIO协议作为数据通信协议之一在嵌入式系统开发中具有重要作用, 适合短距离, 需要多处理单元合作的应用场景, 例如多DSP构成的板卡系统. BWDSP芯片作为一款高性能数字信号处理器, 其丰富的计算资源在雷达信号处理等领域具有重要潜力. 硬件设计开发中, 直接采用已有数据通信协议很难适配具体硬件资源导致最终产品的数据传输性能较低. 因此需要结合具体硬件模型, 进行数据通信交换模型仿真建模设计, 提高数据传输效率. 本文首先介绍了RapidIO协议和BWDSP体系架构, 然后设计了基于SystemC语言的串行RapidIO交换模型, 最后设计实现了BWDSP虚拟平台. 本文设计的BWDSP虚拟平台功能符合实际RapidIO协议标准, 对硬件产品开发具有一定指导意义.     

基于信号处理系统的接口芯片的设计

新型嵌入式系统采用基于交叉开关的互连模式,用于系统互连的交叉开关是以RapidIO协议为核心的。Ra-pidIO协议是一个点对点的,包交换的协议。通过对RapidIO协议的研究,掌握了实现该协议的关键技术,并使用Xilinx公司的FPGA(可编程门阵列)芯片实现了基于RapidIO核的终端设备,并通过软件仿真和硬件实验系统对其功能进行验证。     

CPS1432交换芯片的串行RapidIO互连技术

RapidIO技术是世界上第一个、也是目前唯一的嵌入式系统互连国际标准(ISO/IEC18372),串行RapidIO是针对高性能嵌入式系统芯片间和板间互连而设计的。本文介绍了CPS1432交换芯片与P2020组成的星型拓扑网络结构,包括硬件设计方案和软件设计要点,对高性能嵌入式互连设计具有很好的借鉴意义。     

基于RapidIO的高性能通信接口的设计与实现

在高性能计算领域中,集群系统对于高速互连网络的要求越来越高.通过研究将RapidIO用于集群系统的高速互连网络,设计并且实现了基于RapidIO的高性能通信接口,该接口针对MPI高度优化,并且充分利用RapidIO的硬件优势,具有基于优先级的多流、可靠有序的数据包传输等特点,并且使用了空闲缓存池提高性能.实验数据表明,在带宽和延迟上,该专用接口都比原来的接口有优势.     

基于IMX6Q+TSI721的RapidIO硬件设计与实现

为了使 ARM 架构的 CPU 能通过 PCIE 总线连接到RapidIO系统中,利用NXP公司的IMX6Q处理器PCIE接口和RapidIO桥芯片Tsi721的硬件特性,在Linux操作系统下开发该芯片的驱动程序,实现了PCIE总线网络和RapidIO总线网络的无缝对接.通过实际测试,验证了工作的正确性.     

RapidIO IP核的验证方法研究

串行RapidIO是针对高性能嵌入式系统芯片间和板间互连而设计的,是未来十几年中嵌入式系统互连的最佳选择之一.在以RapidIO为接口的SOC设计中,对RapidlO IP核的验证是其基础.基于对RapidIO协议的理解,研究了RapidlOIP核功能验证的方法、验证平台的搭建以及验证侧试过程的实施,提出了虚拟平台验证与FPGA原型验证相结合的验证方法.该验证过程搭建了可靠的验证平台,为RapidlO IP核的可靠工作提供了保证.文中的研究工作,从验证思路和方法上对于类似设计的验证具有一定的参考价值.     

PCI转RapidIO桥的设计与实现

当前大量的处理器都支持PCI总线,为了将其通过RapidIO网络集群到一起,提出开发PCI转RapidIO桥的设计思想。介绍PCI总线与RapidIO网络技术,给出PCI转RapidIO桥在FPGA上的具体实现及其软件编程模型,结果证明,该设计能有效满足用户的应用 需求。     

一种RapidIO IP核的设计与验证

RapidIO总线是第三代总线的代表,是处理器之间实现互联的最佳选择。但国内对于此技术的研究尚处于起步阶段,使用者也多以购买国外成熟IP为主。文中基于RapidIO V1.3协议,介绍了一种RapidIO总线的设计和实现方法,之后对其进行了全面的虚拟平台测试和FPGA平台测试。测试结果表明,该RapidIO总线符合RapidIO V1.3协议,且设计实现方式简单,复用性好,可以作为RapidIO接口方便地应用于FPGA和芯片设计中。     

基于FPGA高速实时图像数据处理系统的研究

本文对在FPGA中嵌入Powerpc(hard IP Core),引入linux嵌入式操作系统用来开发嵌入式系统进行了研究,系统实现了高速数据采集、高速视频数据压缩、实时视频数据的网络传输和实时压缩图像数据存储功能,该方法采用linux嵌入式操作系统加FPGA中嵌入的Powerpc硬核处理器进行系统控制层面的处理,还根据FPGA的特点将视频处理等功能用高速硬件实时处理。系统适合于系统空间要求小且视频数据处理量大的应用。     

采用SRIO协议实现多DSP实时系统图像数据传输

针对高速实时图像处理系统数据量大、算法复杂度高等特点,从系统的处理性能、缓存容量、传输带宽三个要点考虑,设计了一种基于FPGA+4DSP架构的实时图像并行处理系统,使用SRIO互连技术取代传统EMIF方式实现DSP间、DSP与FPGA中间的数据传输。实验结果表明,系统传输带宽峰值为312.5 MB/s,这种新的嵌入式实时图像处理平台能够实时采集传输处理1k?1k@100 f/s高分辨率图像数据,并且具有可靠性高、通用性强、灵活性好的优点。     

基于RDMA的Rapidl0用户态通信接口实现

作为一款高性能的嵌入式互联协议,RapidIO支持RDMA操作以获得高性能.目前,针对RapidIO通信接口只有以太网模拟器,这种实现机制限制了RapidIO通信性能的发挥.参考国内外基于RDMA的通信协议实现方法,并结合RapidIO互联协议的特点,提出了一套基于RDMA技术的RapidIO用户态通信接口实现方法.在此基础上,验证了通信接口的性能并对实现方案进行了多种优化.经比较,实现的RapidIO通信接口数据吞吐量是目前所有已知的RapidIO通信接口中最高的.     

基于FPGA的RapidIO总线接口设计与实现技术

为了适应新的数字信号处理技术的发展,采用FPGA实现技术设计了串行RapidIO高速串行传输接口,实现了DSP与FPGA之间、FPGA与FPGA之间的高速数据传输,详细介绍了本地端点设备访问和远端设备访问的时序设计过程。对RapidIO总线的性能指标进行了测试,试验表明,在1lane、全双工模式下,数据传输速率可达243MB/S,突破了以前DSP的外部接口总线的传输速度瓶颈。