可重构电子系统芯片级在线自主容错方法研究

可重构电子系统芯片固定型故障的传统容错设计往往采用集中式控制方法,存在测试时间长、硬件资源利用率低、对外部控制器依赖性高等问题。因此,设计了一种具有分布式自主容错能力的可重构细胞阵列,通过将细胞内部查找表输出与参考值进行比较的方式进行循环检测,并利用冗余存储单元对故障查找表进行修复。以四位并行乘法器为例进行仿真验证,实验结果表明,新型可重构阵列的自主容错设计方法,比现有设计的硬件开销小,修复时间短,容错能力强,且设计复杂度不受阵列规模影响。     

可重构阵列自主容错方法研究

设计了一种具有故障自诊断和自修复能力的可重构阵列单元结构。在功能细胞单元内部实现分布式的故障自诊断,在测试到故障后,可以自主地将距故障单元最近的空闲单元进行替换,接着自动取消受故障影响的线网,并在新的布线端点间对这些线网重新布线。以4位并行乘法器为例,实验结果证明了可重构单元阵列的故障自修复能力,并验证其重构时间较短且可靠性较高。     

考虑多传感器故障的可重构机械臂主动取代分散容错控制

针对可重构机械臂系统位置传感器和速度传感器多故障, 提出一种主动取代分散容错控制方法. 基于可重构机械臂的模块化属性, 设计正常工作模式下的分散神经网络控制器. 利用微分同胚原理将子系统结构进行非线性变换, 将传感器故障转化成伪执行器故障, 设计分散滑模观测器以对多传感器故障进行实时检测, 并利用其输出信号取代故障传感器信号, 实现了多传感器故障情形下可重构机械臂的主动容错控制. 仿真结果表明了所设计的容错控制方法的有效性.     

用于可重构硬件容错过程的辅助布线电路设计

目前可重构硬件的容错机制大多采用重新布局布线的方法,但是需要很长的重布线时间,难以满足工程应用的需要.为此,提出一种支持可重构单元阵列快速容错的辅助布线电路,该电路结构由二维的辅助布线模块构成,每个辅助布线模块可以读取并修改所在可重构单元的可编程开关配置数据.可重构单元阵列容错时,辅助布线电路代替外部软件执行故障线网的取消和线网重布线过程.以4位并行乘法器为例,证明了在系统容错时辅助布线电路可以有效地加速故障线网取消和重布线过程.     

基于SRAM型FPGA的实时容错自修复系统设计方法

为提高辐射环境中电子系统的可靠性,提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。该设计方法采用粗粒度三模冗余结构和细粒度三模冗余结构对系统功能模块进行容错设计;将一种细粒度的故障检测单元嵌入到各冗余模块中对各冗余模块进行故障检测;结合动态部分重构技术可在不影响系统正常工作的前提下实现故障模块的在线修复。该设计结构于Xilinx Virtex誖-6 FPGA中进行了设计实现,实验结果表明系统故障修复时间和可靠性得到显著提高。     

考虑传感器故障的导弹姿态控制系统主动容错控制研究

针对导弹姿态控制系统惯性传感器故障,提出了基于信号重构的主动容错控制方法.分别利用基于梯形算法的数值积分器和有限时间收敛微分器对姿态角信号和角速率信号进行重构,当在线诊断出姿态角或角速率传感器故障时,以重构信号代替故障信号进行反馈控制来实现系统的主动容错控制.在建立导弹姿态控制系统模型并采用次最优控制方法设计输出反馈控制器的基础上,对所设计的主动容错控制方法进行仿真,仿真结果表明该方法是有效的.     

H∞容错控制器设计及其在线优化选择容错控制

本文设计了主动H∞容错控制器及其在线优化选择的多种容错控制策略,并且构造了"离线设计在线选择"容错控制模式下故障模式与容错控制器的多对多映射关系.首先,提出了针对给定故障模型的H∞容错控制器设计方法,离线设计了可恢复故障模式的容错控制器;其次,根据不同的需求,设计了3种方法缩小故障模式与容错控制器的所有可容错映射关系;然后,提出了4种主动容错控制器在线优化选择策略来满足不同的优化需求,提高容错控制性能;最后,仿真验证了所提出的主动H∞容错控制器及在线优化选择策略的有效性.     

可重构机械臂反演时延分散容错控制

针对存在模型参数不确定性的可重构机械臂系统执行器故障,提出一种基于反演设计与时延技术相结合的容错控制方法.该方法利用反演设计的基本思想,通过神经网络补偿子系统动力学模型中的参数不确定项和关联项.利用时延控制的逼近能力来补偿执行器的故障,使得故障发生时能及时实现容错控制.该方法具有不需要在线进行故障诊断的特点,仿真结果表明了所提出控制方法的有效性.     

一种面向多核的可重构容错方法

随着二代导航、载人航天、深空探测等空间应用对星载电子产品的低功耗和抗辐射容错能力提出更高的需求,传统多机冗余设计星载计算机面临着亟需进行设计升级换代。将可重构技术应用到多核片上系统的设计中,提出了一种基于动态可重构的容错体系结构,在硬件层提高系统的容错能力和扩展性对未来空间工程应用具有重要意义。首先介绍了多核片上系统和可重构技术的基本概念,简要分析了国际宇航可重构系统的研究案例。随后提出了一种基于动态可重构的容错体系结构,即通过基于系统降级的重构策略来实现系统级容错。在方案验证环节,采用LEON3作为处理单元,对容错模块功能进行了仿真验证。仿真结果表明,容错控制满足预期的设计需求。最后对后续工作做了简要规划,并对可重构容错方法设计进行了总结。     

双硅通孔在线容错方案

三维集成电路是延续摩尔定律的重要手段.针对三维集成电路中硅通孔(TSV)良率不高的问题,提出一种双TSV在线容错方案.该方案采用相互耦合的通道结构来减小TSV的失效概率;通过设计反馈性的泄漏电流关闭结构来实时监控TSV的泄漏电流,以达到自动屏蔽泄漏故障的目的;设计了对称的短暂放电结构,在TSV发生电阻开路故障时实现对输出信号的自动修复.理论分析和实验结果表明,文中方案可在无测试时间和电路端口开销且不中断电路正常工作的前提下,对TSV的泄漏和电阻开路2种故障进行在线容错,有效地提高三维集成电路的良率和可靠性.     

二维阵列结构的流水线可重构路由进化策略

流水线可重构系统设计方法是目前动态可重构系统设计的一种重要设计方法.为进一步提高流水线可重构系统的性能,讨论并提出了一种简洁高效的流水线路由进化策略:包括基于二维阵列结构的流水线路径时延大小的评估函数、可重构单元阵列使用情况的状态矩阵函数和结合评估函数和状态矩阵的最短时延路径搜索算法.通过对算法的仿真,验证了其正确性和有效性,为下一步研究流水线可重构结构路由的硬件进化方法奠定了理论基础.     

Fault-tolerant image filter design using particle swarm optimization

This article describes a mixed constrained image filter design with fault tolerance using particle swarm optimization (PSO) on a reconfigurable processing array. There may be some faulty configurable logic blocks (CLBs) in a reconfigurable processing array. The proposed method with PSO autonomously synthesizes a filter fitted to the reconfigurable device with some faults in order to optimize the complexity and power of the circuit, and the signal delay in both the CLBs and the wires. An image filter for noise reduction is experimentally synthesized to verify the validity of our method. By evolution, the quality of the optimized image filter on a reconfigurable device with a few faults is almost same as that on a device with no faults.     

基于JBits的一种可重构数据处理系统可靠性研究

空间太阳望远镜(SST)是一颗对太阳进行观测的科学卫星,它使用FPGA芯片对每天采集的大量数据进行预处理.高昂的建造费用和恶劣的工作环境,确保SST数据的高可靠性成为一项艰巨任务.改进了常规TMR结构,提出一种基于配置数据的可重构硬件故障检测和修复方法,使用JBits工具简化对配置数据的各种操作.此结构和方法能及时检测到故障,通过硬件重构消除故障,提高系统可靠性.采用Markov过程理论对系统可靠性进行分析,结果表明可靠性可得到显著提高.     

A fast algorithm for computing a histogram on reconfigurable mesh

The reconfigurable mesh captures salient features from a variety of sources, including the content addressable array parallel processor, the CHiP, the polymorphic-torus network and the bus automaton. It consists of an array of processors interconnected by a reconfigurable bus system. The bus system can be used to dynamically obtain various interconnection patterns between the processors. In this paper, we present a fast algorithm for computing the histogram of an N×N image with h grey levels in O(min{√h+log*(N/h),N}) time on an N×N reconfigurable mesh assuming each PE has a constant amount of local memory. This algorithm runs on the PARBUS and MRN/LRN models. In addition, histogram modification can be performed in O(√h) time on the same model. A variant of out algorithm runs in O(min{√h+log log(N/h),N}) time on an N×N RMESH in which each PE has constant storage. This result improves the known time and memory bounds for histogramming on the RMESH model     

不确定非线性时滞关联大系统自适应分散容错控制

针对一类不确定非线性时滞关联大系统,提出了一种基于时滞代换的自适应分散容错控制方案.该方案采用模糊逻辑系统作为逼近器,提出了时滞代换的方法处理系统未知时滞关联函数,并结合自适应技术处理代换误差和逼近误差.与现有方法相比,本文方法能在线补偿所有四种类型的执行器故障,系统控制器的设计也不再依赖于时滞假设条件,同时还可保证闭环系统所有信号全局一致最终有界.仿真结果进一步验证了本文方法的有效性.     

基于ARM的快速原型化平台的实现

本文首先阐述了嵌入式系统的特点以及可测性、灵活性和模块化的设计方法,接着介绍了ARM核的快速原型化平台的具体实现。最后,提出了随机方向传输的可编程连接的解决方案。     

Constant time algorithms for computational geometry on thereconfigurable mesh

The reconfigurable mesh consists of an array of processors interconnected by a reconfigurable bus system. The bus system can be used to dynamically obtain various interconnection patterns among the processors. Recently, this model has attracted a lot of attention. The authors show O(1) time solutions to the following computational geometry problems on the reconfigurable mesh: all-pairs nearest neighbors, convex hull, triangulation, two-dimensional maxima, two-set dominance counting, and smallest enclosing box. All these solutions accept N planar points as input and employ an N×N reconfigurable mesh. The basic scheme employed in the implementations is to recursively find an O(1) time solution. The number of recursion levels and the size of the subproblems at each level of recursion are optimized such that the problem decomposition and the solution to the problem can be obtained in constant time. As a result, they have developed some efficient merge techniques to combine the solutions for subproblems on the reconfigurable mesh. These techniques exploit reconfigurability in nontrivial ways leading to constant time solutions using optimal size of the mesh     

基于定子电流监控的轴承故障在线监测

随着自动化技术的增长,对感应电动机内部滚动轴承的状态监控得到了飞速发展.很多优秀的技术手段被运用到轴承故障的在线监测上,然而还存在着两点不足:1)提取的故障信号不够准确;2)无法满足在线的需求.本文在基于定子电流监测的基础上,提出了一种新型的轴承故障在线诊断方法.为了能够从电流频谱中提取更加准确的信息,作者将改进了的时域平均方法(time domain average method,TDA)运用到故障信号的隔离中.另一方面,极限学习机(extreme learning machine,ELM)在分类问题上表现出良好的泛化性能,它快速的训练速度能够保证在线故障监测的实施.文章最后考虑了3种电机运行状态,仿真结果均证明了此方法的有效性和稳定性.     

一种可重构资源管理模型及其调度技术

针对多任务操作系统的可重构资源管理,提出了一种管理模型和在线调度算法,具体实现了把任务分配给基于块划分的可重构器件。一方面,可重构器件由一个主CPU控制,主CPU运行在线调度器和放置器;另一方面,可重构器件由具有相同垂直尺寸的固定大小的块构成,但块可以有不同的宽度,目的是为了在资源和任务之间实现更好的匹配;同时在在线调度器和放置器运行两个函数fSPLIT和fSELECT来实现任务在可重构器件上的配置和调度。仿真结果表明,提出的资源管理模型和调度算法不仅能够实现任务集平均响应时间的最小化和有效调度,而且相比于其他调度算法,还能获得更高的资源利用率。     

Scalable and Modular Algorithms for Floating-Point Matrix Multiplication on Reconfigurable Computing Systems

The abundant hardware resources on current reconfigurable computing systems provide new opportunities for high-performance parallel implementations of scientific computations. In this paper, we study designs for floating-point matrix multiplication, a fundamental kernel in a number of scientific applications, on reconfigurable computing systems. We first analyze design trade-offs in implementing this kernel. These trade-offs are caused by the inherent parallelism of matrix multiplication and the resource constraints, including the number of configurable slices, the size of on-chip memory, and the available memory bandwidth. We propose three parameterized algorithms which can be tuned according to the problem size and the available hardware resources. Our algorithms employ linear array architecture with simple control logic. This architecture effectively utilizes the available resources and reduces routing complexity. The processing elements (PEs) used in our algorithms are modular so that it is easy to embed floating-point units into them. Experimental results on a Xilinx Virtex-ll Pro XC2VP100 show that our algorithms achieve good scalability and high sustained GFLOPS performance. We also implement our algorithms on Cray XD1. XD1 is a high-end reconfigurable computing system that employs both general-purpose processors and reconfigurable devices. Our algorithms achieve a sustained performance of 2.06 GFLOPS on a single node of XD1