2700V4H-SiC结势垒肖特基二极管

在76.2 mm 4H-SiC晶圆上采用厚外延技术和器件制作工艺研制的结势垒肖特基二极管(JBS).在室温下,器件反向耐压达到2700 V.正向开启电压为0.8V,在VF=2V时正向电流密度122 A/cm2,比导通电阻Ron=8.8 mΩ·cm2.得到肖特基接触势垒qφв=1.24 eV,理想因子n=1.     

4H-SiC双层浮结肖特基势垒二极管温度特性研究

为了增强器件高温条件下的适应性,对4H-SiC双层浮结肖特基势垒功率二极管的温度特性进行了研究.结果表明,当温度变化时,器件的阻断电压、通态电阻、反向漏电流及开关时间等电学性质均要发生一定的变化.作为一种基于浮结技术的sic新器件,通过数值模拟方法对其特征参数进行优化,可使其承载电流能力、阻断特性和开关速度等得到进一步...     

基于结终端扩展的4H-SiC肖特基势垒二极管研制

采用高真空电子束热蒸发金属Ni分别作肖特基接触和欧姆接触,离子注入形成结终端扩展表面保护,研制出Ni/4H-SiC肖特基势垒二极管(SBD)。I-V特性测量说明,Ni/4H-SiCSBD有较好的整流特性,热电子发射是其主要的运输机理。实验测量其反向击穿电压达1800V,且反向恢复特性为32ns。     

4H-SiC结势垒肖特基二极管VRSM特性研究

通过器件模拟仿真软件Sentauras和高分辨率透射电子显微镜（High-Resolution Transmission Electron Microscopy ,简称HRTEM）研究了4H-SiC结势垒肖特基二极管（Junction Barrier Schottky ,简称JBS）在反向浪涌电压应力作用下的失效机理;进而重点研究了结终端扩展区（Junction Termination Extension ,简称JTE）的长度、深度和掺杂浓度对该器件反向浪涌峰值电压（Maximum Surge Peak Reverse Voltage ,简称VRSM）的影响,并结合JBS的基本结构对其进行优化设计;最后,流片测试显示优化设计的4H-SiC结势垒肖特基二极管的VRSM值约为1450V,比原器件提升了20%左右。     

6500 V SiC场限环终端设计与实现

针对6 500 V SiC器件的阻断电压要求,采用有限元仿真软件对场限环终端结构进行了设计优化。相比于通常的恒定环间距增量场限环终端设计,本项研究采用三段不同的环间距增量终端环结构。该结构场限环终端的优势在于SiC器件表面的峰值电场强度控制在1MV/cm以下,体内的峰值电场强度在2.4MV/cm以下,有效减小了实际工艺中环注入窗口的工艺偏差引起的环间距拉偏对峰值电场强度的影响。环间距拉偏结果显示,在-0.2~+0.2μm的偏差范围内,器件表面(SiO_2/SiC交界处)的峰值电场强度并没有升高,只是峰值的位置发生了改变。最后利用了所设计的场限环终端进行了实际流片。测试结果显示,当施加6 500V的反向电压,漏电流小于10μA。     

6H-SiC高压肖特基势垒二极管

在可商业获得的N型6H-SiC晶片上,通过化学气相淀积,进行同质外延生长,在此结构材料上,通过热蒸发,制作Ni/6H-SiC肖特基势垒二极管．测量并分析了肖特基二极管的电学特性,结果表明,肖特基二极管具有较好的整流特性：反向击穿电压约为450V,室温下,反向电压VR=-200V时,反向漏电流JL=5×10-4A*cm-2;理想因子为1.09,肖特基势垒高度为1.24—1.26eV,开启电压约为0.8V．     

6H-SiC高压肖特基势垒二极管

在可商业获得的 N型 6 H - Si C晶片上 ,通过化学气相淀积 ,进行同质外延生长 ,在此结构材料上 ,通过热蒸发 ,制作 Ni/6 H- Si C肖特基势垒二极管 .测量并分析了肖特基二极管的电学特性 ,结果表明 ,肖特基二极管具有较好的整流特性 :反向击穿电压约为 45 0 V,室温下 ,反向电压 VR=- 2 0 0 V时 ,反向漏电流 JL=5× 10 - 4 A· cm- 2 ;理想因子为 1.0 9,肖特基势垒高度为 1.2 4— 1.2 6 e V ,开启电压约为 0 .8V     

一种超结高压肖特基势垒二极管

改善反向击穿电压和正向导通电阻之间的矛盾关系一直以来都是功率半导体器件的研究热点之一。介绍了一种超结肖特基势垒二极管(SJ-SBD),将p柱和n柱交替构成的超结结构引入肖特基势垒二极管中作为耐压层,在保证正向导通电阻足够低的同时提高了器件的反向耐压。在工艺上通过4次n型外延和4次选择性p型掺杂实现了超结结构。基于相同的外延层厚度和相同的外延层杂质浓度分别设计和实现了常规SBD和SJ-SBD,测试得到常规SBD的最高反向击穿电压为110 V,SJ-SBD的最高反向击穿电压为229 V。实验结果表明,以超结结构作为SBD的耐压层能保证正向压降等参数不变的同时有效提高击穿电压,且当n柱和p柱中的电荷量相等时SJ-SBD的反向击穿电压最高。     

高压Ti／6H-SiC肖特基势垒二极管

在N型6H-SiC外延片上,通过热蒸发,制作Ti／6H-SiC肖特基势垒二极管(SBD)．通过化学气相淀积,进行同质外延生长,详细测量并分析了肖特基二极管的电学特性,该肖特基二极管具有较好的整流特性．反向击穿电压约为400V,室温下,反向电压VR＝200V时,反向漏电流JR低于1×10－4A／cm2．采用Ne离子注入形成非晶层,作为边缘终端,二极管的击穿电压增加到约为800V．     

3300V碳化硅肖特基二极管及混合功率模块研制

基于数值仿真结果,采用结势垒肖特基(JBS)结构和多重场限环终端结构实现了3 300 V/50 A 4H-SiC肖特基二极管(SBD),所用4H-SiC外延材料厚度为35 μm、n型掺杂浓度为2× 1015cm-3.二极管芯片面积为49 mm2,正向电压2.2V下电流达到50 A,比导通电阻13.7 mΩ· cm2;反偏条件下器件的雪崩击穿电压为4 600 V.基于这种3 300 V/50 A 4H-SiC肖特基二极管,研制出3 300 V/600 A混合功率模块,该模块包含24只3 300 V/50 A Si IGBT与12只3 300 V/50 A 4H-SiC肖特基二极管,SiC肖特基二极管为模块的续流二极管.模块的动态测试结果为:反向恢复峰值电流为33.75 A,反向恢复电荷为0.807 μC,反向恢复时间为41 ns.与传统的Si基IGBT模块相比,该混合功率模块显著降低了器件开关过程中的能量损耗.     

采用场板和B+离子注入边缘终端技术的Ti/4H-SiC肖特基势垒二极管

采用自主外延的4H-SiC外延片,利用PECVD生长的SiO2做场板介质,B+离子注入边缘终端技术,制造了Ti/4H-SiC肖特基势垒二极管.测试结果表明,Ti/4H-SiC肖特基势垒二极管的理想因子n=1.08,势垒高度(ψe)=1.05eV,串联电阻为6.77mΩ·cm2,正向电压为4V时,电流密度达到430A/cm2.反向击穿电压大于1.1kV,室温下,反向电压为1.1kV时,反向漏电流为5.96×10-3 A/cm2.     

采用场板和B+离子注入边缘终端技术的Ti/4H-SiC肖特基势垒二极管

采用自主外延的4H-SiC外延片,利用PECVD生长的SiO2做场板介质,B 离子注入边缘终端技术,制造了Ti/4H-SiC肖特基势垒二极管.测试结果表明,Ti/4H-SiC肖特基势垒二极管的理想因子n=1.08,势垒高度(ψe)=1.05eV,串联电阻为6.77mΩ·cm2,正向电压为4V时,电流密度达到430A/cm2.反向击穿电压大于1.1kV,室温下,反向电压为1.1kV时,反向漏电流为5.96×10-3 A/cm2.     

High-Voltage 4H-SiC Schottky Diodes with Field-Plate Edge Termination

Semiconductors - High-voltage (2000V) 4H-SiC Schottky diodes are fabricated. To suppress the premature breakdown at the edge of diode structures, a field plate is formed as the edge termination. In...     

浮结位置对4H-SiC浮结结势垒肖特基二极管特性的影响(英文)

同质外延层厚度、铝离子注入深度及光刻偏差会导致4H-SiC浮结结势垒肖特基二极管中浮结位置偏离最优值,器件特性变差。通过数值模拟的方法对浮结横向及纵向位置偏差对其电学特性的影响进行了研究。纵向方向,两个梯形电流分布使得通态比电阻随着浮结由主结向下移动而缓慢增加。击穿电压由距离主结3.5μm处的607V增加到5.6μm处的1 030V。随着浮结进一步向下移动,击穿电压急剧下降,最终保持在550V。这个变化趋势可以通过浮结在漂移区中不同纵向位置的电场分布进行解释。横向方向,浮结与主结对准及交叉放置时电场呈周期性分布且非常均匀,浮结均匀的承担了电压,击穿电压较高。浮结横向偏差时,电流导通路径变长,通态比电阻增加。计算结果表明,浮结与主结对准与交叉放置时Baliga品质因子达到了9.8×109 W/cm2,16%高于1.3μm横向偏差时的8.2×109 W/cm2。因此,4H-SiC浮结结势垒肖特基二极管设计时必须考虑工艺偏差对其特性的影响。     

Study of 4H-SiC JBS Diodes Fabricated with Tungsten Schottky Barrier

Tungsten is a suitable metal contact for high-temperature applications. We fabricated 1.7-kV and 6-kV 4H-SiC junction barrier Schottky (JBS) diodes with a tungsten Schottky contact with different geometries, and their forward characteristics were measured up to 300°C. The 1.7-kV diodes exhibited unipolar conduction up to 6 V at 275°C, whereas 6-kV diodes showed ideal on-resistance, R _on. An optimized JBS design permits a higher breakdown voltage to be obtained than for the pure Schottky diode, with a reasonable increase (10%) of the on-resistance. Results demonstrate the feasibility of tungsten JBS diodes for fast-switching, high-voltage, and high-temperature applications.     

High-Voltage 4H-SiC PiN Diodes With Etched Junction Termination Extension

Implantation-free mesa-etched 4H-SiC PiN diodes with a near-ideal breakdown voltage of 4.3 kV (about 80% of the theoretical value) were fabricated, measured, and analyzed by device simulation and optical imaging measurements at breakdown. The key step in achieving a high breakdown voltage is a controlled etching into the epitaxially grown p-doped anode layer to reach an optimum dopant dose of $sim!! hbox{1.2}times hbox{10}^{13} hbox{cm}^{-2}$ in the junction termination extension (JTE). Electroluminescence revealed a localized avalanche breakdown that is in good agreement with device simulation. A comparison of diodes with single- and double-zone etched JTEs shows a higher breakdown voltage and a less sensitivity to varying processing conditions for diodes with a two-zone JTE.      

Defect Analysis of Barrier Height Inhomogeneity in Titanium 4H-SiC Schottky Barrier Diodes

Over 350 4H-SiC Schottky barrier diodes (SBDs) of varying size are characterized using current–voltage (I–V) measurements, with some also measured as a function of temperature. Devices display either a characteristic single-barrier height or atypical dual-barrier heights. Device yields are shown to decrease as device area increases. Molten KOH etching is used to highlight defects for analysis by optical microscopy and atomic force microscopy. The I–V characteristics are compared against the defect density. A positive correlation between effective barrier height and effective electrically active area of the SBDs is found. No correlation is found between threading dislocations and ideality factor or barrier height.