基于并行FIR滤波器结构的数字下变频

对宽带信号进行并行处理,可同时满足低功耗和实时性的要求,已成为目前宽带信号处理的研究热点。本文提出了一种可在FPGA中实现的并行快速FIR滤波器设计方法。该方法通过应用并行多相处理技术中的一种新型分布式处理算法,在滤波器结构上实现了多级级联的形式,增强了中频处理的灵活性和通用性,节省了硬件开销。仿真结果表明,该算法很好的解决了原始低通滤波器速度跟不上A/D采样率的问题,把采样率提高到了320MHz以上。同时该方法应用软件实现并行信号处理,避免了使用DDC专用芯片,具有较强的通用性,可以很好的移植到其他CPLD中。     

采用多级子并行滤波器级联结构的并行FIR滤波器

在并行FIR的快速迭代短卷积算法(ISCA)基础上,采用多级小尺寸并行FIR结构级联结构,实现了一种新型并行FIR滤波器.在增加一定量的加法器和延迟单元等弱运算强度单元的情况下,大大减少使用的乘法器数量.一个采用3级(2×3×6)级联结构的2并行36抽头FIR滤波器仅需18个乘法器,比单级ISCA算法实现的FIR结构节省了67%,更适合于专用并行FIR滤波器的VLSI实现.     

一种基于FPGA的并行流水线FIR滤波器结构

提出了一种在FPGA器件上实现的流水线并行FIR滤波器结构。首先比较了FIR滤波器三种硬件实现所用的资源,然后在理论上推出该流水线并行结构滤波器的实现方法及其可行性,给出了硬件实现模块。实验结果表明,这种改进滤波器结构实现的算法可以灵活地处理综合的面积和速度的约束关系,使设计达到最优。     

自适应滤波器并行实现

并行处理是高速实时信号处理领域研究的主要技术,随着信号处理技术的发展,并行处理技术越来越受到人们的重视。本文通过对数字信号进行多项式并行表示,提出了自适应有限冲激响应（ＦＩＲ）滤波器并行实现的几种新方法。作者对这些方法进行了性能分析和比较,狄得了一些有意义的结论。     

全相位FIR滤波器族

本文构建了一套完整的包含四种类型FIR滤波器的设计体系—全相位FIR滤波器族.在该体系中,对由原频率采样法的系数向量h进行定义域延拓即形成多个子滤波器,将各子滤波系数对齐标号n排列起来即可形成循环移位阵,再将循环移位阵中各子滤波系数求和平均后即可得最终的FIR系数。理论和仿真实验均证明了全相位FIR滤波器族良好的频率特性,并且4种类型的全相位FIR系数的生成都具有简化设计步骤,无需迭代过程,从而本文提出的设计体系具有较大的应用前景.     

可变带宽FIR低通滤波器设计和RAG算法系数综合

提出使用简化加法器图算法综合可变带宽FIR数字滤波器。首先使用谱参数的方法建立可变带宽、线性相位的FIR低通数字滤波器的系统函数,通过使用加权最小均方的方法,得到了滤波器系数的最优表达式。然后基于可变滤波器结构为定系数FIR子滤波器线性组合的特点,提出使用筒化加法器图算法综合其硬件结构。该算法生成一种能最大程度地利用系数之间共享特性的加法器流图,使用较少的加法器个数和加法次数实现系数相乘。最后设计实例证明了可变带宽的有效性和该算法的高效性。     

快速实现基于FPGA的脉动FIR滤波器

基于FPGA(现场可编程门阵列)器件内部集成的数字信号处理模块,利用QuartusⅡ中宏功能模块定制4阶卷积运算单元,利用VHDL(甚高速集成电路硬件描述语言)元件例化语句生成脉动阵列结构FIR(有限冲击响应)滤波器。研究了并利用PE(处理单元)结构时序约束和加法树结构的加法阵列优化设计性能。与已有的实现方法相比,文中提出的方法具有更短的设计周期、更强的可移植性、更高的工作频率和实时处理信号的能力。     

基于DSP的FIR低通滤波器设计

介绍了FIR滤波器的基本结构和设计方法。根据要求,借助MATLAB辅助工具采用窗函数方法对滤波器的系统函数进行设计。利用设置循环缓冲区的方法对数据进行存储,通过DSP汇编语言编程,结合TMS320C5402为核心的实验平台实现了FIR低通滤波器的设计。实验结果表明,该设计精度高、稳定性好,操作方便,有一定的实用价值。     

一种高速FIR滤波器的设计及实现

本文提出了在ASIC中实现高速滤波器的一种新型结构，这种结构是使用流水线技术，通过对高速乘法器的合理分割并组合Wallace加法树阵列构成，采用这种结构可以实现任何阶数的高速FIR滤波器。文章最后对所设计的滤波器的各个部分进行了时延分析，并与传统结构实现的滤波器进行了性能比较。     

FIR数字滤波器的一种快速算法

FIR数字滤波器本质上是一种线性卷积的运算,当数字滤波器的阶次N很大时,计算量很大,计算速度很慢,达不到系统对实时性的要求。文章介绍了一种数字信号处理算法,该算法将线性卷积运算转换成加法运算,利用加法运算进行求解,避免了数据堆积,加快了运算速度,从而使数字滤波器处理过程实时、快速。     

具有任意频响的二维FIR数字滤波器设计的闭式最小二乘解

本文研究具有任意频响特性的二维ＦＩＲ数字滤波器的最小二乘设计问题。     

Fixed-width multipliers for the implementation of efficient digital FIR filters

The use of fixed-width multiplier for the implementation of FIR filters is investigated in this paper.The paper presents a review of the existing fixed-width multiplier architectures and analytically calculates the error introduced by the use of fixed-width multipliers in the realization of FIR filters. FIR filters are implemented in TSMC technology using state-of-the-art fixed-width multipliers, varying the architecture and the width of the output.The analysis shows that fixed-width multipliers are a suitable replacement for the full-width multiplier. Furthermore the best trade-off between error, silicon area occupation and power is provided by the LMS fixed-width multiplier. As example a FIR filter with 16b fixed-width multiplier provides a reduction of 16% in area and 18% in power dissipation with a 22% increase of the working frequency, while keeping the mean square error below  LSB².     

通信系统中FIR数字滤波器的设计研究

文中基于FPGA技术设计了一个16阶FIR数字低通滤波器。采用分布式算法作为滤波器的硬件实现算法。通过将FIR滤波器的乘加运算转化为查找表,极大提高了FIR滤波器的速度。在程序设计中采用了层次化、模块化的设计思想,将整个滤波器划分为多个功能模块。仿真结果表明：文中设计的滤波器硬件规模较小。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。     

一种设计对数FIR数字滤波器的方法

本文提出了一种设计具有等波纹对数幅度响应的线性相位ＦＩＲ数字滤波器的方法,该设计方法以多次交换算法为基础。在给定通带与阻带误差比、通带误差和阻带误差三种情况下讨论该设计方法。介绍几个低通对数ＦＩＲ滤波器的设计例子,来说明该设计方法的效率。     

基于PSO的FIR数字滤波器设计

有限冲激响应(FIR)数字滤波器的设计实质是一个多参数优化的问题,而传统的一些优化设计方法,如遗传算法、神经网络法等,存在算法复杂,收敛速度慢,效果不明显等缺点.提出一种改进粒子群优化算法(IMPSO)的FIR数字滤波器设计.该方法首先根据粒子聚合度情况引入变异思想,克服PSO算法容易早熟的毛病,对算法进行改进,然后利用改进的IMPSO搜索滤波器参数的最优解,对FIR滤波器进行优化设计.实例设计FIR数字低通、带通滤波器,仿真结果表明,该方法具有算法简单,收敛速度快,鲁棒性好等优点.     

一种新的自适应FIR滤波器并行处理结构

自适应滤波技术具有自适应调节权值的优点 ,能够适应相对复杂的信号环境 ,从而被广泛地应用于各种信号处理领域。如何提高速度以满足信号处理的高效性、实时性 ,一直是人们研究的重点和热点。而并行处理技术作为高速实时信号处理领域的主要技术 ,越来越受到重视。借助 PI(Pipelining/ Interleaving)技术提出了一种自适应 FIR滤波器的并行结构 ,大大简化了原并行结构的复杂度 ,从而得到更易于实现的并行算法     

任意型一维FIR数字滤波器设计新方法

本文介绍了一种设计任意型（宽带、窄带、低阶、高阶、低通、高通、带通、带阻）一维FIR数字滤波器新方法．给出设计不同类型滤波器的统一方法。各种类型滤波器脉冲响应的设计公式简单、计算方便。该方法消除了Gibbs现象．不仅克服了优化设计中收敛速度、设计精度及初值选取等问题，而且减少设计高阶滤波器的时间。最后，本文给出了各种类型滤波器设计的仿真结果。     

一种基于FPGA的FIR滤波器实现结构

提出了一种在FPGA中能灵活实现各种FIR滤波器的结构。该结构以使用流水线技术的高速乘法累加器(Multiple Accumulator,MAC)为核心,通过逻辑设计中时间-空间的互换,以最优的资源消耗来实现各种性能的FIR滤波器.最后以DVB-C系统中基带成形滤波器的设计实现为例与传统实现结构进行比较,结果表明此实现结构能灵活处理综合面积和速度的约束关系,具有更优的性价比.     

基于FPGA的FIR滤波器高效实现

本文针对在FPGA中实现FIR滤波器的关键--乘法运算的高效实现进行研究,首先给出了将乘法转化为查表的DA算法,然后简要介绍整数的CSD表示和我们根据FPGA实现要求改进的最优表示;接着,本文讨论了在离散系数空间得到FIR滤波器系数最优解的混合整数规划方法;最后采用这一方法设计了最优表示离散系数FIR滤波器,通过FPGA仿真验证这一方法是可行的和高效的.     

基于FPGA的FIR滤波器的设计与实现

分析了FIR滤波器的结构特点和基本原理，基于Matlab用窗函数法对FIR滤波器进行设计，并在Sireulink中进行系统仿真。最后，在FPGA中实现并利用SignalTap Ⅱ逻辑分析器对设计进行测试验证，测试结果与仿真结果一致。