共查询到10条相似文献,搜索用时 15 毫秒
1.
基于现场可编程(FPGA)技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在OuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能。通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于FPGA的CPU设计方法,并通过初始化程序进行验证,实现了基于FPGA的CPU功能,表明基于FPGA技术在设计CPU核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性。 相似文献
2.
3.
基于FPGA平台设计并实现了一种五级流水线CPU.它参考MIPS机将指令的执行过程进行抽象,把指令分成取值、译码、执行、访存、写回五级流水处理.首先设计系统级的结构,决定CPU的结构和指令系统.其次对整体结构进行分解,确定模块与模块之间的信号连接,采用VHDL实现CPU.最后通过Debug-controller调试软件对五级流水线CPU进行调试.结果表明了所设计的流水线CPU的有效性. 相似文献
4.
介绍了一种基于FPGA的RISC的设计方法。该方法以Altera公司的Quartus Ⅱ为开发平台,通过编写Verilog HDL语言完成所有模块的RTL模型的建立,并通过功能时序仿真对RISC的功能进行了验证。该方法充分发挥了Quartus Ⅱ软件的功能,验证了FPGA设计RISC的可行性。 相似文献
5.
6.
7.
首先介绍了线性同余交织器的基本原理,然后讨论了其FPGA实现方法.在Quartus Ⅱ软件平台下,利用FPGA器件提供的嵌入式双端口存储器资源,运用VHDL语言进行模块设计,最后实现了线性同余交织器. 相似文献
8.
本文设计实现了一种高精度数字频率计。频率计核心部分的设计采用了基于FPGA大规模可编程逻辑器件的EDA设计技术。根据直接测频原理建立数字频率计的系统结构框图,自顶向下把数字频率计按照实现功能的不同划分成多个子功能模块并用VHDL程序实现了每个子模块的功能,最后将各个模块级联起来构成数字频率计顶层电路。设计的频率计信号频率测量范围为1Hz~10MHz。在QUARTUS II平台软件平台上完成数字频率计的软件设计和仿真,结果表明所设计的数字频率计达到了设计精度要求,并且各项性能指标符合设计要求。 相似文献
9.
通过对陀螺LTU进行功能划分,分析了基于VHDL的各个模块的实现,仿真和试验验证了设计的正确性。以单片FPGA代替80C31和外围逻辑芯片,作为进一步ASIC设计的基础。 相似文献
10.
丁文浩 《数字社区&智能家居》2014,(31):7525-7527
该文提出了π/4-DQPSK调制器的总体设计方案,硬件方案包括芯片选型、外围电路的搭建等;软件设计方案包括各功能模块的设计,并采用VHDL语言实现了各模块的功能;最后通过仿真验证了设计的可行性和正确性,并在FPGA硬件平台上完成了设计与实现。这一基于FPGA的π/4-DQPSK调制器具有较大的实用价值。 相似文献