256k动态RAM转向生产

虽然半导体存储器的发展预计可能是为获取高阵列密度、快存取时间而奋斗,但在83年的ISSCC展览会上却使人大开眼界,这是因为其技术水平和应用领域进入了一个前所未有的阶段,(256K动态随机存取存储器正准备初次投放市场)其速度确实是很快的——100ns或更小。同时,4kMOS单元的静态RAM的存取时间将达到5ns,而16k双极型态RAM的典型存取时间将达到15ns左右。     

东芝研制单片集成160万元件的256k位CMOS静态RAM

东京芝浦电气研制并发表了采用1μm的微细加工技术等,在单片上集成了约160方元件的第二代超大规模集成电路(256k位CMOS静态RAM)。 这次研制的静态RAM尺寸为6.68mm×8.86mm,在与当前的256K位动态RAM几乎相同的面积上,集成了约4倍于动态RAM的晶体管,实现了取数时间46ns,工作电流2mA,以及待机时的功耗30μw的高速、低功耗特性。     

周期时间为50ns的静态列式256k CMOS动态RAM

日立制作所成功地研制了具有高速存取功能的静态列式256k CMOS动态RAM,从1985年4月起推出试制原样;这种存贮器以静态列方式工作,如果对某一单元进行存取,那么对于含有该存贮单元的行里的其他单元来说可以像高速静态RAM那样进行取数;普通类型的256k DRAM的取数时间为100ns,而这种静态列式的256k DRAM快达50ns;为了达到高速,芯片上的外围电路使用了CMOS静态电路;这种256k DRAM适合用作清晰度很高的CRT图象存储器或高速计算机中的主存贮器。     

图象用双通道256k位存储器

在日本国内外,目前有10家以上的公司正在同时研制可能应用于图象领域的随机存取和串行存取的专用256k位动态存储器。日本电气公司以位影象显示的帧缓冲器为目标,已经有样品出售。这种产品中,想把用于该领域的存储器从64k转向256k。国际标准化工作也在进行中。24引线的64k×4位结构和22引线的256k×1位结构的两种方案都有可能在1985年中采用。研制专用动态存储器的高潮已经到来。     

得克萨斯仪器公司研制的256k动态RAM TMS4256/TMS4257

当今,动态随机存取存储器(以下简称DRAM)的用途在不断扩大。为此,对具有更加广泛用途的DRAM的需求量大大增加了。TMS4256,4257是用途最广的256kDRAM。TMS4256是页面型工作的256kDRAM,TMS4257是半字节型工作的256kDRAM,它们均是得克萨     

具有可变电阻负载的256k CMOS SRAM

在SRAM中,较小的单元面积和高速操作以及低功耗是达到成功发展的关键设计指标。本文将描述一种使用可变电阻负载和脉冲字线技术的256k(32k×8位)静态RAM,通过消除对内部时钟的静态RAM予充电时间来获得快速存取时间。这还使写周期中的功耗惊人地减少。一种具有多晶硅化物地线(V线)的存贮单元已经研制成功,产生的单元面积小于100μ~2。     

256K动态RAM采用32K×8结构

据《EDN》1983年第25期报道:Mostek公司采用了一项新的处理技术,这项技术可提供存取时间低到100毫微秒。M K4856 256K动态RAM给出的32KX8的编排方式居同类产品之首。它的目标在于不需要大量的固态存贮器的μp基础系统。这种器件适合     

以扩展页面方式为特征的256k RAM

MCM6256动态RAM适合于改进64k字节系统,它提供256kbits的存储容量,并具有扩展页面方式,该方式允许在所选择的多达512bits的列内随机位存取。MCM6256-10器件的最大页面周期为100ns,最大存取时间快达50nS。而对于MCM 6256-11和MCM6256-15,其最大存取时间分别为60ns和75ns,其周期分别为120ns和150ns。全部输入和输出包括时钟与TTL兼容。该RAM被封装在一个16芯30密耳的塑料DIP内,就一个+5v(±10％)的电源供电,备用时耗电4.5mA,工作时耗电70mA。以100个为批量,售价为:MCM6256-15 20.01美元,MCM6256-12 31.21美元,MCM6256-1036.41美元。     

10微瓦维持功耗的256k CMOS SRAM

每年,手提式小型计算机及其它携带式的装置已经用越来越大的存贮容量来装配。这种用电池供电的装置要求每位有低的维持功耗,及低成本和小的芯片尺寸。本文将给出一种32k×8位的CMOS静态RAM,其芯片尺寸为5.09mm×8.00mm(40.7mm~2),     

东芝公司研制两种1M位动态RAM

1M位DRAM的研制工作在日本国内外正以最高效率在进行着。今年(1985年)2月在美国纽约市召开的国际固体电路会议(ISSCC)上,实际发表了九篇论文。其中,在去年(1985年)的ISSCC上,世界上最早发表256k CMOS SRAM的东芝公司,这一次和日立公司、美国电报电话公司、莫斯蒂克公司同时集中发表了1M位CMOS DRAM(见照片1)。而且,去     

三菱电机公司采用高速写入方式试制出256k位EPROM

三菱电机公司使用2微米规范NMOS技术开发出了256kEPROM,现已开始出售样品。 EPROM是一种能够进行电写入并用紫外线照射而能擦除的非易消性存储器,尽管当初这种存储器作为程序调整用而被开发出来,但是,随着可靠性的不断提高,由于这种存储器具有比固定掩摸存储器在程序调试上简单这一优点,因而它在微机应用中得到了广泛地采用。     

32位高速动态CMOS超前进位加法器的研究

针对TSPC、NSTSPC、ANT等动态电路所存在的缺点，本文介绍了一种新型的动态电路结构-DPANL，即双通路N逻辑动态电路。本文首先对TSPC、NSTSPC和ANT三种电路存在的缺点进行了分析，然后重点分析了DPANL动态电路的工作原理及其优势。并采用DPANL和ANT两种动态电路实现了32位超前进位结构的加法器，Nanosim的仿真结果表明，采用DPANL电路实现的加法器具有速度快、功耗小的特点。     

N沟MOS动态4k RAM管芯成品率超过20%

中国科学院半导体研究所研制的N沟MOS 4096位动态随机存贮器,采用了先进的N沟硅栅等平面工艺和单管单元电路。集成度为10875个元件/片,管芯成品率超过20％。 为提高集成度,缩小芯片面积和提高电路性能,除简化电路外,还对各单项工艺进行了较深入的研     

256k位串行EEPROM24LC256原理及与DSP的接口应用

本文分析了Microchip公司生产的CMOS I2C接口的串行EEPROM24LC256的功能、特点、工作原理、操作指令及其与DSP TMS320LF2407的硬件接口及软件编程.提供了一个新颖、方便的数据存储系统.     

高速8K×8的混合式CMOS静态RAM

一、概述微处理器广泛应用对静态RAM的高速、高密集度和低功耗产生了强烈的要求。为了满足这一需求,采用NMOS工艺的16K静态RAM已设计成功。但是在高密集度的RAM中,NMOS增强/耗尽(E/D)电路的功耗问题一直未能完美地解决。这里介绍一个混合CMOS工艺制造的高速8K×8静态RAM。这一工艺就是将CMOS外围电路和NMOS贮存器模片相结合,用此RAM在典型的试验条件下我们得到了34ns的地址存取时间和90mW的有效功率。这里我们采用了带有4个子模块的分方位模片结构和一个新型的读出放大器。除了冗余贮存器单元之处,这个RAM包括     

冗余结构256k DRAM的生产测试和修整

冗余设计技术具有较大地提高产品成品率的潜力。其结果是降低了硅片生产达到要求的装配产量所需要的成本。考虑到一条256kDRAM硅片生产的成本将近5千万美元,而冗余技术典型地能提高产品成品率1.5-5倍,节省的潜力是很大的。     

集成电路的计算机辅助测试技术ECL-256位RAM的测试

大规模集成电路工艺技术的发展,越来越使人们感到借助计算机参予设计和研制的迫切性。其目标就是要借助计算机在研制的过程中达到自动化或半自动化的目的。就大规模集成电路而言,其测试项目繁多,单靠人工操作已无法胜任。而借助于高级测试语言来编写测试的程序,由计算机来完成,则要简单而可靠得多。下面我们就从一个实例开始,以后再转入具体的计算机辅助测试技术中去。在计算机中常用到“与或非”电路,其形式如图1所示。     

三电平字线的4sns 256k CMOSSRAM

由于电路和工艺技术的不断进步,MOSRAM的密度仍在增加。特别是已经采用了几种新的电路技术,它们使高密度SRAM有低的速度功耗乘积。下面讨论的 32k×8位静态RAM包括一个与三电平字线相结合的地址渡越激活电路,它在1MHz时产生7mW的激活功率和40mA的峰值电流。获得了45ns的地址存取时间。     

低压高速CMOS/SOI器件和电路的研制

采用全耗尽CMOS／SIMOX工艺成功地研制出了沟道长度为0．5μm的可在1．5V和3．0V电源电压下工作的SOI器件和环形振荡器电路．在1．5V和3．0V电源电压时环振的单级门延迟时间分别为840ps和390ps．与体硅器件相比，全耗尽CMOS／SIMOX电路在低压时的速度明显高于体硅器件，亚微米全耗尽CMOS／SOI技术是低压低功耗和超高速集成电路的理想选择．