基于ESL的MEPG-4解码SoC软硬件协同设计

随着SoC(System on Chip)系统设计复杂度的不断提高,设计前期在系统级别进行软硬件规划对SoC 性能的影响日趋增加,在复杂视频解码SoC 设计中迫切需要高效的性能分析和验证平台从架构层次上优化性能.将基于电子系统级设计(Electronic System Level , ESL)仿真方法在MPEG-4 视频解码SoC 软硬件协同设计中的应用,利用ARM SoC-Designer ESL 平台分析软件算法的瓶颈,实现软硬划分.通过SystemC 对硬件单元周期精确建模,最终实现了MEPG-4 解码软硬件协同仿真验证.实践证明利用ESL 进行系统设计不仅可以有效提高仿真速度而且设计的视频解码硬件能有效改善系统的性能.     

一种基于SoC平台设计的AVS解码器软硬件分区结构

视频解码芯片的结构因硬件强大的处理能力和软件灵活的可编程功能从硬件转向软硬件分区结构。该文针对AVS标准的算法和解码实现复杂程度,根据软硬件协同设计思想提出了一种结构划分合理的AVS高清视频解码器软硬件分区结构。根据AVS算法的特点该结构将宏块层以上部分的元素解析划归到软件解码中,将宏块层解码划为硬件处理。经验证,该结构设计可实现AVS高清码流解码,并在C语言编写的硬件平台仿真程序中得以实现。     

软硬结合解码方式的4K视频播放系统

针对4K视频数据量很大,传统的CPU软件解码技术无法满足性能要求. 设计了一种软硬结合解码方式的4K视频播放系统,采用DirectShow和NVIDIA CUDA技术进行GPU硬件解码. 系统功能包括硬件系统信息获取,视频源读取,视频硬解码和视频显示. 实验结果表明,此播放系统在进行4K视频解码播放时,既保障了视频效果,又极大降低了CPU使用率.     

基于UMV的重构图像扩展算法及VLSI实现

在AVS视频解码系统中,针对运动补偿所需的参考宏块出界导致视频解码效率降低的问题,提出一种新型图像边界扩展算法重构了出界参考宏块,以获得相应运动向量进行完善的运动补偿。该算法基于视频解码系统流水线设计要求,同时考虑消除中间存储的需求,对图像数据进行分析,依据图像数据的不同类型和位置进行边界宏块像素的有序扩展,并采用二维存储机制提高效率,使得在运动补偿中实现了图像无限制运动向量(UMV),优化了图像运动补偿效果,提高了视频的解码效率。该算法采用Verilog HDL语言描述,经EDA软件仿真、综合及FPGA验证表明:该算法能够在图像运动补偿中获得出界参考宏块的运动向量,实现图像运动补偿的优化,本模块打开UMV后综合的芯片面积仅增加面积1.5%,而AVS视频解码系统采用UMV比不采用UMV解码效率明显提高。     

基于ARM7的MPEG-4视频解码器的优化

分析了ARM7处理器的结构特点,针对解码器的优化特点和芯片的硬件结构,采用了算法级、语言级、ARM级联合优化的方法,对标准MPEG-4解码过程进行了优化。通过本文所总结的ARM7TDMI上视频解码的优化方法,可以使MPEG4视频解码节约大量的数据处理时间,能较好地满足低分辨率、低帧率场合实时解码的要求。     

一种SoC架构的AVS硬件解码器设计方案

根据AVS音视频解码标准提出的算法设计了一种SoC架构的AVS解码芯片设计方案。该方案能够有效的减小纯硬件实现AVS硬件解码器的复杂度。采用软硬件协同设计的思想,降低解码器设计的难度,同时提高解码的灵活性。     

H.264及AVS视频解码器中IQ/IDCT的设计与实现

H.264及AVS解码器中IQ/IDCT(反量化/反离散余弦变换)模块的设计和实现。设计中考虑到解码速度、算法复用、系统耦合的情况,给出了一种系统解码时间消耗与系统资源占用较少的硬件设计方案,并给出最终仿真及后端设计结果。     

一种SoC架构的AVS硬件解码器设计方案

根据AVS音视频解码标准提出的算法设计了一种SoC架构的AVS解码芯片设计方案。该方案能够有效的减小纯硬件实现AVS硬件解码器的复杂度。采用软硬件协同设计的思想,降低解码器设计的难度,同时提高解码的灵活性。     

基于SOPC系统的JPEG解码IP核设计

给出了一种在可编程片上系统(System on programmable chip,SOPC)中实现JPEG解码的IP核设计方案,将JPEG解码算法中大量的运算采用硬件实现,嵌入式处理器只参与很少的一部分工作,从而大大提高JPEG的解码速度。本文分析了JPEG解码的原理,使用硬件语言构建了Huffman解码、反量化、反离散余弦变换等模块,完成了JPEG解码器的设计。仿真和测试结果表明,使用SOPC设计的JPEG解码IP核具有高性能、高效率且使用灵活、低成本等特点。     

AVS逆扫描反量化和反变换模块的硬件设计

提出一种适用于AVS视频解码器逆扫描、反量化和反变换的硬件结构优化设计方案,该设计把逆扫描、反量化和反变换过程结合在一起进行设计,以宏块为单位进行操作且在块与块之间采用了流水线技术,并通过采用乒乓技术和寄存器复用技术达到速度和面积的平衡和优化。本设计在Quartus II 8.0上进行了仿真,仿真结果与C中结果进行了比对,通过在基于Nios II的AVS视频解码系统测试平台上进行测试,证明了该模块功能的正确性。     

基于MMX技术的H.264解码器优化

新一代视频编码标准H.264为了提高编码效率采用了一系列新技术，而这些新技术的使用也极大地增加了算法的复杂度。因此，在保持编码效率的同时如何提高编解码器的运算速度成为目前研究的热点问题之一。介绍了符合H.264基本规范的解码器的基本框架和解码流程；通过复杂度分析确定了解码过程中计算最为密集的两个模块，即插值、整数余弦变换和重建模块；提出了基于MMX技术的优化方法，并对这两个模块进行了重点优化。实验结果表明，利用这些优化方法可以使解码器的平均解码速度提高到原来的1．4-2．1倍，优化效果十分显著。     

H.264高清编码器系统的设计与仿真

常用软件编码方法在用于H.264标准时,很难实现对高清视频的实时解码。为此,提出软硬件协同设计的方法,对H.264高清编码器系统进行软硬件划分及任务分配,分别设计软件部分和硬件部分。建立软硬件协同仿真环境,对整个系统的功能和性能进行仿真,采用约束随机验证的方法提高验证的功能覆盖率。仿真结果表明,该编码器系统能够对 1 024×768像素的图像帧进行编码,满足实时编码的要求。     

基于片上多核的H.264编码的并行加速性研究

针对便携设备上不断增强的视频处理要求和H.264编解码算法相对较高的计算复杂度之间的矛盾,提出了基于片上多核结构的H.264并行化方案,以达到实时编码的效果。该方案以FPGA为验证平台,通过硬件结构与软件算法协同优化的方式,在单总线双核结构的MPSoC上实现了基于片的H.264并行编码。实验结果表明,在嵌入式环境下利用多核技术实现H.264并行编码可以取得良好的加速效果。     

H.264熵解码器的研究与实现

在H.264/AVC标准中,基于上下文的自适应可变长编码(CAVLC)解码算法的复杂度较高。为此,提出一种基于熵解码算法的新型熵解码器,在对视频压缩码流实现熵解码的过程中,引入并行处理方式,并改进二叉树法。通过采用QuartusⅡ7.2版环境波形仿真和FPGA硬件实现方法进行实验,结果表明该熵解码器在硬件资源节省和解码速度方面具有较好的性能。     

基于CUDA的H.264视频编码实现

H.264视频编码压缩比率高,但计算复杂度高,编码效率低。该文通过分析H.264编码器中各模块的编码性能,提出了基于CUDA编程模型的H.264视频编码并行框架实现方法,对H.264视频编码的各个关键模块进行CUDA实现,有效的提高了编码的速度。     

x264解码器的设计与实现

x264是基于H.264的免费开源的实用性视频编码参考软件,但其设计者没有给出相应的解码器,本文在软件平台上设计并实现了可以用于实时解码的x264解码器,经测试,解码速度可以达到H.264参考软件JM96解码器的6-10倍,满足了x264的实时解码需求.     

基于OMAP3530的SIP视频监控客户端设计与实现

在嵌入式Linux环境下设计实现一个由SIP信令控制的视频监控客户端。该系统以OMAP3530芯片为硬件平台核心,采用H.264作为视频编码标准,并将会话初始协议用于整个系统的信令控制。系统功能包括SIP注册与退出、SIP呼叫与挂断、音视频数据流控制、播放和存储等功能。该设计充分利用了H.264 算法标准在数据压缩率和网络友好性等方面的优势,并利用了OMAP3530双核架构的特性,由ARM核完成系统的管理和控制,DSP进行解码。实验结果证明,该方法建立的监控客户端具有高性能、低功耗、实时性强、运行稳定的特点。     

基于TMDXEVM6446的网络视频监控系统

网络视频监控系统是集视频编解码和流媒体传输技术为一体的综合系统,提供了实时快捷的监控服务,近年来得到越来越广泛的应用。本文详细介绍了H.264/AVC视频编码新标准在TMDXEVM6446平台上的移植和优化,并完成了基于H.264编解码的网络视频监控系统完整的设计与实现。     

基于协处理器的H .264解码器SOC架构及设计

描述了一种H.264解码器SOC系统架构和实现。该SOC系统采用基于协处理器的软硬件划分方式,通过分析H.264解码过程中的各运算环节,设计了相应协处理器的硬件运算单元及软件指令,在满足一定性能的条件下,具有很高的灵活性,便于系统的后续升级和扩展。验证结果表明该SOC系统将解码时间提高了约75%以上,有效的加速了解码器的运行速度。     

H.264中指数哥伦布算法的优化实现研究

指数哥伦布算法是H.264视频压缩标准中熵解码的重要组成部分.深入研究了指数哥伦布解码算法,提出了一种优化实现.该实现利用指数哥伦布码字的特性,给出了一种使用计算代替逐个比特读取的解码方式.根据实验数据,使用这种方法可以比JM(H.264参考实现)中的指数哥伦布解码方法提高20%左右的效率.