基于DDS技术与DSP Builder的2FSK设计与实现

DDS(直接数字合成)是一种新型的频率合成技术，很容易实现频率、相位和幅度的数控调制；2FSK(二进制移频键控)是利用二进制数字基带信号控制载波进行频谱变换的技术。介绍了DDS、2FSK的基本原理，还详细介绍了基于DDS技术、应用Altera公司推出的DSP Builder和QuartusⅡ软件用FPGA实现2FSK的方法。     

基于SoPC的电泳芯片电导检测系统

探讨了一种基于SoPC的电泳芯片电导检测系统设计方案.采用MAX038函数发生器产生同步的正交信号源,采用双差分减法器实现阻抗到电压的变换,并利用双相锁定放大器实现电导幅值及相位检测,以FPGA內嵌NiosII软核处理器为系统控制核心,运用SoPC Builder定制高速采集控制器、FIT控制器以及运用IP核FIT V2.1.3构建实时高速长度为1 024点的FFT变换模块实现电泳芯片电容耦合非接触电导时、频域分析.文中具体阐述了系统软、硬件架构及自定制NiosII处理的FFT算法指令等.仿真结果表明:该方案能进行复杂数据处理,具有快速实时处理能力,能有效保证系统的抗干扰性和测量准确度.     

基于FPGA的FIR滤波器设计与实现

文章研究基于FPGA、采用分布式算法实现FIR滤波器的原理和方法,用DSP Builder设计了一个4阶FIR滤波器,并用QuartusⅡ进行硬件仿真,仿真结果表明设计FIR滤波器的正确性。同时使用IP Core开发基于FPGA的FIR数字滤波器,利用现有的IP Core在FPGA器件上实现滤波器设计。     

基于FPGA的DDS函数发生器的设计与实现

论述了利用FPGA的系统级设计工具DSP Builder开发DDS函数发生器的总体设计思路,讨论了改变输出信号频率、幅度、相位的设计方法。系统基于Altera公司的Cyclone系列FPGA,配合Silicon Labs公司高性能C8051F340单片机实现,给出了系统的软件仿真结果并完成了整个系统的硬件验证。结果证明了设计的正确性,同时表明采用DSPBuilder使DDS任意函数发生器的FPGA硬件实现更加简单,速度更快。     

基于NIOS Ⅱ的数据采集系统

NIOS Ⅱ是Altera公司推出的第二代IP软核处理器,它与其他IP核构成了SOPC系统的主要部分.用户可以通过自定义逻辑的方法在SOPC设计中添加自己开发的IP核,使设计简单高效.本文利用FPGA中内嵌的NIOS Ⅱ处理器设计了一种数据采集系统.通过FPGA内部自带的双口RAMIP核和乒乓操作,实现数据的缓存.利用NIOS Ⅱ嵌入式软核实现缓存数据的读取、存储和传输.缓存数据的读取采用自定义组件的方式实现.该系统避免了控制单元与时序单元的分立设计,简化了电路,增强了可靠性,具有较好的可移植性.经试验验证,该系统能够较好地实现数据的采集,运行效果良好.     

基于Nios Ⅱ的色差仪控制系统

根据工业对颜色测量的需求,设计一种基于NiosⅡ技术并具有无线传输功能的色差仪.色差仪控制系统采用内部嵌入NiosⅡ软核处理器的FPGA,在软核外围添加A/D控制模块、矩阵键盘控制模块、液晶显示屏控制模块和射频传输控制模块,用以对颜色信号进行采集、处理、存储、显示和无线传输.论文详细阐述NiosⅡ软核的定制,A/D控制模块和射频无线传输模块的程序设计思路和仿真波形.     

基矛NIOS Ⅱ的数据采集系统

NIOS Ⅱ是Altera公司推出的第二代IP软核处理器,它与其他IP核构成了SOPC系统的主要部分。用户可以通过自定义逻辑的方法在SOPC设计中添加自己开发的IP核,使设计简单高效。本文利用FPGA中内嵌的NIOS Ⅱ处理器设计了一种数据采集系统。通过FPGA内部自带的双口RAM IP核和乒乓操作,实现数据的缓存。利用NIOS Ⅱ嵌入式软核实现缓存数据的读取、存储和传输。缓存数据的读取采用自定义组件的方式实现。该系统避免了控制单元与时序单元的分立设计,简化了电路,增强了可靠性,具有较好的可移植性。经试验验证,该系统能够较好地实现数据的采集,运行效果良好。     

基于FPGA的PROFIBUS-DP从站IP软核的设计

介绍了一种基于FPGA内部软IP核实现通信中对现场总线PROFIBUS-DP从站设计方案.IP核的出现为单个FPGA上实现一个完整的系统(SoPC)的设计提供极大便利,利用IP核,设计者通过模块化设计,轻松快速地实现系统复杂的功能.采用了FPGA直接搭建IP核实现了以往的SPC3集成芯片的功能.通过软件仿真验证了该方案的正确性和可行性,提高了设计效率,极大地节约了硬件资源.     

基于FPGA＆NiosⅡ的任意信号发生器的设计

文章介绍了一种基于FPGA的Nios Ⅱ硬件的任意信号发生器的设计.把Altera公司的软核CPU-Nios Ⅱ嵌入到FPGA中,将很大一部分的原来的硬件设计工作变成对FPGA内部IP核的组合开发,简化了原有的电路板级的开发工作,增加了系统的可靠性.文章详细阐述了利用Ahera公司的软核CPU-Nios Ⅱ和采用该CPU的Altera的片上可编程系统SOPC对可调波形发生器的硬件设计和软件设计.     

自定制IP在SOPC系统中的实现及性能分析

SOPC（System On Programmable Chip）即可编程的片上系统。它的最主要的特点就是系统可剪并且可以挂接自定制IP，本文采取了直接驱动PLB总线和使用IPIF模块两种方法挂接自定制IP，在Xilinx公司的V2pro FPGA做了实现。并且对这两种方法做了对比和性能分析。