理解倒装芯片和晶片级封装技术及其应用

1 引言 半导体技术的进步大大提高了芯片晶体管数量和功能,这一集成规模在几年前是无法想象的.因此,如果没有IC封装技术快速的发展,不可能实现便携式电子产品的设计.在消费类产品小型化和更轻、更薄发展趋势的推动下,制造商开发出更小的封装类型.最小的封装当然是芯片本身,图1描述了IC从晶片到单个芯片的实现过程,图2为一个实际的晶片级封装(CSP).     

英特尔在华建封装中心 半导体商竞逐SiP

集多个功能芯片于单一封装内的系统级封装（SiP）正成为业界的新宠，相比于传统的多芯片封装（MCP），系统级封装正朝着集成更多课片、面积更小、更溥的方向发展。此外它还能大大节省OEM的设计时间，满足手机等对空间要求严格的便携电子产品需求，并降低电路板的EMI噪声。因此，业界半导体巨头英特尔、飞利浦、三星和瑞萨科技等在SiP市场展开了一场新的竞赛。     

电子封装结构演变与微连接技术的关系

微连接是电子产品制造中的关键技术之一,它既是实现芯片设计性能的重要途径,又是制约封装结构发展的瓶颈。微连接技术决定了封装结构的可实行性和可靠性,而随着芯片集成度不断增加,封装结构的创新也成为推动微连接技术发展的重要动力。该文通过对微连接技术及电子封装结构发展历程的研究,探究二者之间的相互关联,并介绍了微连接的几种特点以及几种常见的芯片焊接技术和微电子焊接技术,最后对电子封装结构及微连接技术的未来发展趋势进行了展望。     

电子元器件封装技术发展趋势

晶圆级封装、多芯片封装、系统封装和三维叠层封装是近几年来迅速发展的新型封装方式,在推动更高性能、更低功耗、更低成本和更小形状因子的产品上,先进封装技术发挥着至关重要的作用。晶圆级芯片尺寸封装(WCSP)应用范围在不断扩展,无源器件、分立器件、RF和存储器的比例不断提高。随着芯片尺寸和引脚数目的增加,板级可靠性成为一大挑战。系统封装(SIP)已经开始集成MEMS器件、逻辑电路和特定应用电路。使用TSV的三维封装技术可以为MEMS器件与其他芯片的叠层提供解决方案。     

小型化与低功耗趋势催热SIP立体封装技术 工业和消费类电子产品均有较大需求

正随着消费类电子与移动通讯产品的快速普及,相关电子产品功能整合日趋多样化,在外观设且计薄型化与产品开发周期日益缩短等双重压力下,IC器件尺寸则不断缩小且运算速度不断提高,封装技术已成为极为关键的技术。封装形式的优劣已影响到IC器件的频率、功耗、复杂性、可靠性和单位成本。S i P(系统级封装System In a Package)综合运用现有的芯片资源及多种先进封装技术的优势,有机结合起来由几个芯片组成的系统构筑而成的封装,开拓了一种低成本系统集成的可行思路与方法,较好地解决了     

消费电子产品发展趋势及封装技术的应用

消费性电子产品是与社会大众关系最为密切的一类半导体产品。它在半导体工业中处于应用的最前沿,其消费电子产业也是半导体产业界中发展最迅速、市场规模最大的一股力量。文章分析了近年来消费电子产业发展的动态和规律,提出了当前消费电子产品有四大发展趋势,即跨界融合、节能低功耗、体积微型化和环保绿色化,也可以简要概括为更强大、更省电、更小巧和更环保四个要素。同时分析了半导体制造工艺技术的提升是消费电子产品发展的基础和前提,并着重介绍了几类先进封装技术在消费电子产品制造中的应用。     

微电子封装技术的发展趋势

微电子封装技术是当今电子元器件发展技术中最主要的技术之一，它始终伴随着电子元器件技术的发展而发展，本文综述了微电子封装技术从片式元器件到COB和Flip chip芯片封装技术以及多芯片封装的技术发展过程。并对今后电子元器件封装技术的发展趋势进行了探讨。     

后摩尔时代的3D封装技术——高端通信网络芯片对3D封装技术的应用驱动

认为通过封装技术的发展创新延续摩尔定律,满足未来通信芯片及消费性电子的需求已成为业界新的热点。介绍了3D封装技术发展现状与优势,提出"高带宽、高性能、大容量、高密度"通信网络芯片对3D封装技术有迫切的应用需求,并深入分析了堆叠封装技术如何解决400G网络处理器(NP)所面临的瓶颈问题。建议中国芯片产业链应协同合作,从整体上推动IC产业的发展。     

电子封装技术的最新进展

现今集成电路的特征线宽即将进入亚0.1nm时代,根据量子效应这将是半导体集成的极限尺寸,电子产品小型化将更有赖于封装技术的进步.概括总结了SiP三维封装、液晶面板用树脂芯凸点COG封装、低温焊接等技术的最新进展.并对SiP三维封装技术中封装叠层FFCSP技术进行了着重的阐述.指出随着低温焊接、连接部树脂补强以及与Si热膨胀系数相近基板的出现,电子封装构造的精细化才能成为可能,为各种高密度封装、三维封装打下坚实基础.     

便携式应用的半导体产品封装发展回顾

半导体封装主要是提供一个媒介,把精细的硅芯片连接到较粗糙间距的印制电路板上,并保护器件免于受潮。这些年间,虽然这个功能并未改变,但封装技术已远较从前复杂。由于芯片的性能逐步复杂封装已肩负着全部散热的责任,这些热量不能成为限制部件电子性能的因素。而且对便携式应用而言,由于空间越来越宝贵,也需要更小和更薄的封装。随着硅片工作频率的提高,走线电感需要减小。与此同时,封装方案必须具备成本效益以满足当前消费电子应用的价格目标。鉴于硅技术不断发展,封装不得不变得更轻薄、散热性能更佳、速度更快及成本更低!1引线封装市场上…     

射频系统封装的发展现状和影响

电子产品小型化将进一步依赖微电子封装技术的进步.SiP（系统封装）所强调的是将一个尽可能完整的电子系统或子系统高密度地集成于单个封装体内,随着其技术的研究不断深入,封装规模不断扩大,其作用不断提升,它在射频领域中的应用特性也日趋突出,成为实现视频系统小型化、轻量化、高性能和高可靠的有效方法.针对当前RF SiP（射频系...     

系统级封装(SiP)技术研究现状与发展趋势

系统级封装(System in Package,SiP)已经成为重要的先进封装和系统集成技术,是未来电子产品小型化和多功能化的重要技术路线,在微电子和电子制造领域具有广阔的应用市场和发展前景,发展也极为迅速。对目前SiP技术的研究现状和发展趋势进行了综述,重点关注了国际上半导体产业和重要的研究机构在SiP技术领域的研究和开发,对我国SiP技术的发展做了简单的回顾和展望。     

一种用于胎压传感器的新型系统级封装技术

TPMS IC是TPMS系统模块的关键核心器件,需要采用系统级封装(SiP)技术。对TPMS IC的一种新型SiP封装技术作了研究分析。在引线框架上引入电路板中介层,改善了芯片间电气互连与分布,增大了引入薄膜电阻电容元件的设计弹性。采用预成型模制部分芯片的封装技术,满足了IC与MEMS芯片不同的封装要求,还增强了SiP产品的可测试性和故障可分析性。采用敞口模封、灌装低应力弹性凝胶和传感器校准测试相结合的方法有效避免封装应力对MEMS压力传感器的影响。     

3D封装的发展动态与前景

3D封装是手机等便携式电子产品小型化和多功能化的必然产物。3D封装有两种形式,芯片堆叠和封装堆叠。文章介绍了芯片堆叠和封装堆叠的优缺点、关键技术、最新动态和发展前景。     

Fabrication of Application Specific Integrated Passive Devices Using Wafer Level Packaging Technologies

Integrated passives have become increasingly popular in recent years. Especially wafer level packaging technologies offer an interesting variety of different possibilities for the implementation of integrated passive components. In this context, particularly the fabrication of integrated passive devices (IPDs) represents a promising solution regarding the reduction of size and assembly costs of electronic systems in package (SiP). IPDs combine different passive components (R,L ,C ) in one subcomponent to be assembled in one step by standard technologies like surface mount device (SMD) or flip chip. In this paper, the wafer level thin film fabrication of integrated passive devices (WL-IPDs) will be discussed. After a brief overview of the different possibilities for the realization of IPDs using wafer level packaging technologies two fabricated WL-IPDs will be presented. Design, technological realization, as well as results from the electrical characterization will be discussed.     

A review on thermal cycling and drop impact reliability of SAC solder joint in portable electronic products

Currently, the portable electronic products trend to high speed, light weight, miniaturization and multifunctionality. In that field, solder joint reliability in term of both drop impact and thermal cycling loading conditions is a great concern for portable electronic products. The transition to lead-free solder happened to coincide with a dramatic increase in portable electronic products. Sn–Ag–Cu (SAC) is now recognized as the standard lead free solder alloy for packaging interconnects in the electronics industry. The present study reviews the reliability of different Ag-content SAC solder joints in term of both thermal cycling and drop impact from the viewpoints of bulk alloy microstructure and tensile properties. The finding of the study indicates that the best SAC composition for drop impact performance is not necessarily the best composition for optimum thermal cycling reliability. The level of Ag-content in SAC solder alloy can be an advantage or a disadvantage depending on the application, package and reliability requirements. As a result, most component assemblers are using at least two (and in many cases even more) lead-free solder sphere alloys to meet various package requirements.     

The processing technology and electronic packaging of CVD diamond: a case study for GaAs/CVD diamond plastic packages

The demand for increased performance, increased reliability, and low cost from commercial off-the-shelf electronics technologies has increased the viability assessment efforts for a plethora of new materials targeting the electronics packaging industry. Over the last decade, a widening acceptance of CVD diamond (CVDD) as an engineered material has been due, in part, to its demonstrated performance advantages in monolithic, discrete, hybrid, and module scale electronic packaging applications. Realizing this advantage at palatable costs however requires integrating electronic packaging requirements and designs with the unique properties and processing requirements of CVDD. In this light, this case study examines pertinent CVDD properties and processing, CVDD-enhanced SOIC and QFP package assembly, and the subsequent performance/reliability results for diamond-enhanced, plastic-packaged, GaAs MESFET and PHEMT MMICs.     

片上雷达技术研究进展及发展趋势

本文回顾和梳理了当前片上雷达(Radar on Chip, RoC)的架构和射频前端、天线及信号处理等芯片化研究进展,以及基于异质异构集成、3D先进封装技术的雷达系统集成实现方案。在此基础上,从物理形态、实现工艺及技术发展等方面对片上雷达未来发展趋势进行了分析,指出基于硅基半导体工艺,片上集成多路雷达收发前端、波形产生及信号处理等雷达功能单元,实现片上系统（System on Chip, SoC）;或者通过异质异构及先进封装技术,将高度集成的雷达芯片集成在一个封装内,实现封装系统（System in Package, SiP）,从而满足雷达系统微型化、轻重量、低成本和低功耗的发展需求。同时,基于芯片化可扩充多通道阵列模块也有望构建大型复杂阵列雷达系统。该方案为未来小型化武器装备提供有效的探测感知手段,也为蓬勃发展的民用雷达提供可行的技术路径。     

用芯片嵌入技术创新移动应用中的2D和3D封装结构

智能移动装置的高速发展正在驱动更先进芯片封装技术的开发,以满足多功能集成和小型化的要求。传统的解决方案,如多芯片模块,可能无法同时满足高密度和小型化需求。而先进的2.5D硅基板TSV解决方案成本太高,特别是,在对成本敏感的消费类市场中不能使用。在这两者之间,芯片嵌入式封装可能是一个理想的解决方案,它不但有较高互联密度,较小封装尺寸,也可以实现多芯片集成。本文着重讨论了主动芯片的嵌入技术:二维扇出封装和三维封装叠加。二维结构包括扇出晶圆级封装和多层板中芯片嵌入,前者基于晶圆形式,后者基于型板形式。不同流程的选择造成成本和成品率的差异,也造成芯片放置时间的先后。本文讨论了"Die-First"、"Die-Mid"和"Die-Last"流程的优劣势。主动(有源)芯片嵌入的三维叠加有着与二维芯片嵌入类似的优势,只是主动芯片嵌入封装体的上端可以另外叠加封装体,以实现真正的SiP结构。本文还讨论了芯片嵌入技术的发展、未来增长、可能的封装形式和将来的路线图。