基于0.13μm CMOS工艺的全集成北斗导航射频接收机

采用TSMC0.13μm工艺,设计了应用于北斗卫星导航的射频接收机。接收机为高度集成的低中频结构,包含了中频滤波器、全集成压控振荡器和电源管理等模块。仅需外接一无源巴伦及少量其它无源元件便可实现频率转换、信号放大和滤波器的功能。经测试,这一接收机功耗为28 mW,噪声系数为2.2 dB。到目前为止,这是有关于北斗导航射频接收机首次报道。     

CMOS蓝牙接收机前端的设计

采用TSMC 0.25μm CMOS工艺,设计了一个全集成2.4 GHz低中频蓝牙接收机前端,包括低噪声放大器(LNA)和混频器(Mixer)。LNA采用源极电感负反馈差分结构,混频器采用吉尔伯特(Gilbert)有源双平衡结构。在2.5 V工作电压下,整个接收机前端增益22.5 dB,噪声系数6.3 dB,三阶输入截止点-15.3 dBm,功耗38.4 mW。     

C波段CMOS射频前端电路设计与实现

设计了一款工作在C波段(4.2 GHz)的CMOS射频前端电路,电路包括低噪声放大器和Gilbert型有源双平衡混频器.其中低噪声放大器采用共源和共栅放大器方式,实现了单端输入到差分输出的变换;而混频器的输出端采用电感负载形式.电路采用SMIC 0.18μmRF工艺实现,测试结果表明,混频器的输出频率约为700 MHz,电路的功率增益为24 dB,单边带噪声指数为8 dB,在1.8 V工作电压下,电路总功耗为36 mW.     

L波段集成自检源小型化多通道前端

L波段射频系统的前端模块,在完成放大滤波功能的基础上,还需要具有产生自检信号的功能,以及与上位机进行通信的能力。为了适应现代社会对设备功能完备、体积小、质量轻的要求,通过选用小型集成化跳频源,将数字控制、接口电路与微波控制电路相集成,将自检功分电路与微波控制电路集成,研制出一款集成自检源的多通道射频前端。在保证原有射频前端放大滤波功能、产生自检信号功能、与上位机进行通信功能的基础上,大幅度地减小了射频前端的体积与质量。通过实物制作与测试,验证了上述设计方法在保证多通道射频前端功能完整性的情况下可以大幅度减小整体模块的体积、减轻模块的质量。     

一种2.4GHz多模块集成CMOS射频前端芯片

为提升无线通信终端中射频模组的集成度、降低终端的实现成本,基于0.18μm CMOS工艺设计了一款2.4 GHz射频前端芯片,片上集成射频功率放大器(PA)、射频低噪声放大器(LNA)、射频开关、基准源电路及数字控制电路,PA和LNA的阻抗匹配网络均采用片上元件实现.测试结果显示,接收模式下,芯片的增益为11.2 dB,输入\\输出回波损耗分别为-5.8 dB及-21.1 dB,IIP3为3.9 dBm;发射模式下,芯片增益达26.8 dB,输入\\输出回波损耗分别为-21 dB及-14.2 dB,输出1 dB压缩点为23.5 dBm,峰值PAE达24%.本芯片对于2.4 GHz ISM频段通信系统具备一定的应用价值.     

基于CMOS工艺的RF接收机架构设计

分析了RF接收机的直流抑制、闪烁噪声及镜像抑制问题。给出了采用低中频接收机结构来抑制直流闪烁噪声，同时配合数字中频处理技术来控制镜像抑制的设计方法。     

一款低噪声卫星导航接收机射频前端的设计

基于0.18tm RF CMOS工艺,采用低中频系统结构,设计了一款可应用于全球定位导航系统(GPS) L1频段和北斗二代(BD2) B1频段的低噪声卫星导航接收机的射频模拟前端芯片.该前端包括低噪声放大器、无源混频器、中频放大器、复数带通滤波器和数控可变增益放大器.其中低噪声放大器采用电流舵技术,与无源混频器一起,提高了射频前端的1 dB压缩点输入功率(Pi(1dB)),有效地改善了系统的线性度.测试结果显示,在GPS L1频点,系统的最大增益107.2 dB,噪声系数达到1.8 dB,动态增益66 dB,镜像抑制比约为39.54 dB,Pi(1dB)为-41 dBm,电源为1.8V时,消耗电流16 mA,芯片面积1.7 mm×0.8 mm.     

4·2GHz CMOS射频前端电路设计

设计并实现了一个工作在4.2 GHz的全集成CMOS射频前端电路,包括可实现单端输入到差分输出变换的低噪声放大器和电流注入型Gilbert有源双平衡混频器.电路采用SMIC 0.18 μm RF工艺.测试结果表明,在1.8 V电源电压下,电路的功率增益可达到26 dB,1 dB压缩点为-27 dBm,电路总功耗 (含Buffer) 为21 mA.     

主动式雷达导引头三通道集成接收前端设计

介绍了一种主动式雷达导引头三通道集成接收前端的设计方案及技术要点,全文围绕小型化设计思想,详细阐述了各主要关键部件Ku波段单刀单掷开关、低噪声放大器、镜像抑制混频器及单通道接收机等电路设计及测试结果,并最终实现了多功能部件的系统集成,整个集成接收前端具有低噪声、高增益、高隔离度、高镜像抑制及集成度高的特点,在主动式雷达导引头前端系统中具有较好的应用前景。     

用于生物信号检测的低功耗CMOS模拟前端

为了符合低功耗的绿色环保理念,设计实现了可检测微弱心电、脑电信号的低功耗CMOS模拟前端集成电路。电路系统包含低噪声放大器、开关电容型增益可调放大器和逐次逼近型模数转换器(SAR ADC)等模块。低噪声放大器采用全差分Rail-to-Rail运放作为主体结构,代替了传统仪表放大器;增益可调放大器通过开关电容网络实现4种可调增益。与传统前端电路相比,设计中增加了片上SAR ADC模块,改善了现有前端电路多采用模拟输出的不足。电路基于GSMC 0.18 μm CMOS工艺进行设计,采用Cadence Spectre工具完成仿真。仿真结果表明,在1.8 V电源电压下,前端电路整体功耗为115.6 μW,能够实现准确的数字输出。     

全集成CMOS SCA接收机单片化探讨

本文对调频副载波(SCA)广播接收机的单片化设计进行了探讨,提出了一种新的适合CMOS工艺的全集成SCA接收机结构。接收机采用Weaver-零中频结构实现下变频和二次解调功能,节省了片外镜像抑制滤波器,大大提高了接收机的集成度,降低了接收机的成本和功耗,显示了广阔的潜在应用前景。     

A New CMOS Analog Front End for RFID Tags

This paper presents a new CMOS integrated analog front-end circuit for 13.56-MHz radio-frequency identification tags. The proposed analog front end consists of a novel CMOS rectified voltage multiplier, a voltage regulator, and a new frequency-shift keying (FSK) demodulator. The proposed single-stage rectifier employing only a PMOS/NMOS pass transistor, an inverter, and one capacitor gets minimal active area and enhances the power conversion efficiency. Moreover, a new technique is used in the proposed FSK demodulator, which includes the data recovery circuit, the multiplexer, the shift register, the phase frequency detector, and the charge-pump circuit. The analog front end has been fabricated in a CMOS 0.35-$muhbox{m}$ 2P4M technology. The demodulator circuit supports a data rate of 10 kb/s to 1 Mb/s. The power consumption is as low as 0.96 mW, and the chip area without pads is only 0.74 mm $times$ 0.43 mm. Experimental results show that the proposed analog front end works well and confirms the theoretical analysis.      

一种高集成射频接收前端

采用氮化铝陶瓷基板、硅外延法制作的PIN二极管芯片、砷化镓工艺单片低噪声放大器、硅集成驱动芯片、多芯片组件工艺技术设计的接收前端,在1~4GHz频带内插入损耗小于0.4dB,可通过连续波功率80 W,噪声系数小于1.0dB,增益大于30dB,1dB压缩点输出功率大于10dBm,尺寸为6.0mm×6.0mm×1.2mm的塑料封装。高集成的射频接收前端可广泛应用于TD-SCDMA和TD-LTE系统。     

一种接收前端三级低噪声放大器的设计

针对单片雷达接收机中对低噪声放大器（LNA）的要求,采用CMOS0．18,um工艺设计了一个三级级联的镜像抑制低噪声放大器。通过在低噪声放大器中接入限波滤波器,实现对镜像信号的衰减,从而减小了后端混频器电路的设计难度。在ADS中对设计的放大器仿真,其结果为：最大供电电压为5V情况下,信号频段为3．0～3．2GHz,中频输出为225MHz,功率增益≥31dB,噪声系数（FN）≤O．5dB,1dB点的输入／输出功率分别为-19．5dBm和11．5dBm,对镜像信号的抑制度达22dB。     

集成CMOS四象限模拟乘法器

给出了一种CMOS型四象限模拟乘法器，该乘法器采用有源衰减器结合吉尔伯特单元结构.利用基于CSMC的0.6μm n阱2p2m工艺SPICE BSIM3V3 MOS模型(level=49)进行仿真，采用单电源5V电压供电.利用HSPICE仿真并给出了仿真的结果及版图实现.     

一种850 nm单片集成光接收机前端

采用0.5μm GaAs PHEMT工艺和台面光刻互连工艺研制了一种850nm光接收机前端单片电路,包括金属-半导体-金属光探测器和跨阻前置放大器。探测器光敏面积约2000μm2,电容小于0.15pF,4V偏压下的暗电流小于14nA。跨阻前置放大器-3dB带宽接近10GHz,跨阻增益约43dBΩ。光接收机前端在输入2.5Gb/s非归零伪随机二进制序列调制的850nm光信号下得到较为清晰的输出眼图。     

高灵敏度CMOS光电集成接收机设计

设计了一个由调节型级联跨阻抗放大器(TIA)和双光电二极管(DPD)构成的CMOS光电集成(OEIC)接收机.具体分析了这个光电集成接收机的噪声和灵敏度及其相互关系.接收机中的噪声主要是电路中电阻的热噪声和MOS器件的闪烁噪声.提出了优化接收机灵敏度的方法.通过低成本的CSMC 0.6μm CMOS工艺流片并对芯片进行了测试.从测试眼图可知,该CMOS光电集成接收机可工作在1.25GB/s的传输速率下,灵敏度为-12dBm.     

高灵敏度CMOS光电集成接收机设计

设计了一个由调节型级联跨阻抗放大器(TIA)和双光电二极管(DPD)构成的CMOS光电集成(OEIC)接收机.具体分析了这个光电集成接收机的噪声和灵敏度及其相互关系.接收机中的噪声主要是电路中电阻的热噪声和MOS器件的闪烁噪声.提出了优化接收机灵敏度的方法.通过低成本的CSMC 0.6μm CMOS工艺流片并对芯片进行了测试.从测试眼图可知,该CMOS光电集成接收机可工作在1.25GB/s的传输速率下,灵敏度为-12dBm.     

A 5-GHz-Band CMOS Receiver With Low LO Self-Mixing Front End

A 5.0-GHz-band monolithic direct-conversion receiver front end employing subharmonic mixers (SHMs) is demonstrated in 0.18-mum CMOS technology. Instead of using transistors as transconductors, the SHMs adopt on-chip 1:4 transformers to achieve voltage gain, and hence, excellent local-oscillator self-mixing suppression and good linearity can be obtained. Additionally, a CMOS-compatible postprocess is used to selectively remove the silicon substrate underneath the inductors and transformers of the receiver front end. While dissipating 43.9 mW from a 1.8-V supply, the micromachined receiver front end exhibits a voltage gain of 28.0 dB, a noise figure of 9.7 dB, a third-order input intercept point of -7.8 dBm at 5.0 GHz, and an input-referred dc offset of -118.0 dBm. The proposed receiver front end is further integrated with analog baseband circuits, a fractional-N frequency synthesizer, and a serial-to-parallel data converter to accomplish a multioperation-mode receiver.