基于AD9959的雷达频率合成器的设计

为实现雷达所需的高精度、高分辨率和高稳定度频率信号的要求,针对高性能频率合成芯片AD9959的性能特点,结合高性能锁相频率合成芯片ADF4110的优点,设计一种基于DDS+FPGA+PLL的雷达频率合成器。介绍了AD9959的主要功能特点,并对其内部结构进行说明,设计了频率合成器的硬件组成原理,利用SPI串行通信接口实现了与FPGA的通信控制,最后通过对系统相位噪声的计算,说明该设计达到了预期的目标。     

基于ARM和FPGA的高扩展性超声检测模块设计与实现

介绍了一种以ARM和FPGA联合作为中央控制处理单元的4路超声探伤模块。给出了其整体结构方案,阐述了以4路超声模拟信号为一组的多路超声探伤模块硬件扩展的设计思路和实现方案,讨论了FPGA对高速LVDS数据的采集、处理、时序同步功能的实现,ARM与FPGA之间总线接口的实现,ARM嵌入式系统功能以及网络通信功能的实现。实际应用表明,该功能模块能达到预期的设计要求,并能方便地实现硬件扩展。     

基于FPGA的多功能数据采集系统设计

设计了一种以现场可编程门阵列(FPGA)为核心的数据采集系统.系统具有4个采集通道,直接通过上位机的指令配置,可根据实际需求选择实时采样或高速采样.设计了采集系统的硬件电路,开发了FPGA程序,以实现数据采集、存储、自动电桥平衡、状态反馈等功能,采用RS-232串口方式与上位机通信.实验证明:系统实现了预期功能,可达到实时采样频率为2.88 kHz和高速采样频率为91.5 kHz的数据采集.     

基于Rife算法的频率估计及其FPGA实现

在信号处理领域,高精度的频率估计对信号特征的提取显得尤为重要。介绍了基于Rife算法的频率估计,并将其在FPGA上实现。该算法首先利用FFT对信号频率作粗估计,然后利用最大谱线以及与其相邻的次大谱线进行插值来确定真实频率位置,使频率估计性能得到提高。给出了Rife算法与DFT算法在不同信噪比条件下频率估计性能曲线。最后,将Rife算法在FPGA上利用硬件描述语言——Verilog HDL进行了硬件设计,并对FPGA和Matlab的频率估计结果进行了比较、分析。实验仿真结果表明,该算法运算量小,易在FPGA上实现,该设计具有可行性。     

基于Xilinx UltraScale+VU9P FPGA的SoC原型验证系统研究

为应对So C设计规模增大、功能复杂化带来的芯片验证耗时太长的问题,通过讨论SoC系统与FPGA原型核心板资源的架构,按照从ASIC到FPGA的移植原理,设计实现一种基于Xilinx UltraScale+VU9P FPGA的原型验证系统。系统基于Xilinx Vivado工具完成逻辑综合、实现,并完成硬件子系统设计。使用逻辑电平转换器芯片,将FPGA原型的1.8V转换为SoC设计IO为3.3V电平的PAD,实现对3.3V标准电平的兼容。通过实验,在该系统上完成了大规模高性能SoC的软硬件协同验证,结果表明系统实现设计预期功能,有助于加快芯片整体的验证速度。     

基于FPGA的32位整数微处理器的设计与实现

CPU“软核”可以根据实际应用需要进行剪裁，因而CPU软核设计是soC设计实现的重要部分．在FPGA内部设计和调试完全嵌入式的整数微处理器软核，不仅涉及到通常CPU必需的算术逻辑累加器、寄存器堆、指令缓冲、跳转计数、指令集及指令编译等方面的设计实现，还要针对FPGA内部的结构特点对设计进行分析优化，例如流水线结构的选择、关键路径延迟的折衷平衡以及整体调试等．在Virtex1000FG680-4FPGA上设计实现的32位RISC整数微处理器，运行时钟频率可达30MHz，实现150条指令，占用FPGA逻辑资源7％．     

基于CompactRIO的便携式航空发动机频率测试系统

为了满足频率测试系统的便携性要求,利用NI公司的CompactRIO(CRIO)平台设计了便携式频率测试系统.利用LabVIEW FPGA开发了CRIO的底层FPGA模块,实现对频率数据采集模块的控制与管理;利用LabVIEW RTOS开发了CRIO的基于Lunix的核心软件模块,实现了对频率数据的变换、管理及与上位机通信;最后利用LabVIEW开发了上位机显示和管理软件.基于CRIO的便携式频率测试系统具有体积小、重量轻、精度高等优点,充分满足了航空发动机频率测试系统的功能要求.     

基于FPGA的高速频率扫描设计技术

本文针对无线电监测过程中多个信道快速扫描测试需求,设计实现了基于FPGA的高速频率扫描流程。文章首先介绍了频率扫描的系统结构与工作原理,接着详细叙述了频率扫描中参数设置、测量控制、数据缓存等操作在FPGA中的设计实现,最后将快速频率扫描技术成功应用到了某型监测接收机中,比基于CPU控制的频率扫描速度提升了10倍。     

等精度频率计的FPGA设计

针对传统频率测量法不能满足等精度要求的缺点,提出一种等精度频率计的FPGA设计方法。设计系统各模块均由Altera公司的FPGA芯片EP2C35F672C8实现。试验结果表明,该系统可以实现在整个频率范围内测量精度一致,测量误差小,达到了等精度测量的要求。     

直接数字频率合成器的FPGA设计与实现

在节约成本的前提下,为了提高主频频率,实现复杂的调制功能并具有良好的实用性,由相位概念出发,利用高性能的现场可编程门阵列(FPGA)器件(ACEXEP1K50)设计符合自己性能指标的要求的直接数字频率合成(DDS)电路,实现直接数字频率合成器的设计。对设计工作原理、电路结构进行了详细介绍,对设计的性能指标进行严格测试,同时提出了优化方法更好的提高了性能指标。设计结果达到预期效果,性能指标优良。