S波段脉冲大功率SiC MESFET

采用自主开发的3英寸(75mm)SiC外延技术和SiC MESFET的设计及工艺加工技术,成功地实现了S波段中长脉宽条件下(脉宽300μs,占空比10%),输出功率大于200W,功率增益大于11dB,功率附加效率大于30%的性能样管,脉冲顶降小于0.5dB,实现了大功率输出条件下的较高功率增益和功率附加效率及较小的脉冲顶降,初步显示了SiC功率器件的优势。器件设计采用多胞合成技术,为减小引线电感对功率增益的影响,采用了源引线双边接地技术;为提高器件的工作频率,采用了电子束写栅技术;为提高栅的可靠性,采用了加厚栅金属和国家授权的栅平坦化发明专利技术;同时采用了以金为主体的多层难熔金属化系统,提高了器件的抗电迁徙能力。     

S波段大功率、高效率GaN HEMT器件研究

基于国产的SiC衬底GaN外延材料,研制出大栅宽GaN HEMT单胞管芯。通过使用源牵引和负载牵引技术仿真出所设计模型器件的输入输出阻抗,推导出本器件所用管芯的输入输出阻抗。使用多节λ/4阻抗变换线设计了宽带Wilkinson功率分配/合成器,对原理图进行仿真,优化匹配网络的S参数,对生成版图进行电磁场仿真,通过LC T型网络提升管芯输入输出阻抗。采用内匹配技术,成功研制出铜-钼-铜结构热沉封装的四胞内匹配GaN HEMT。在频率为2.7～3.5 GHz、脉宽为3 ms、占空比为50%、栅源电压Vgs为-3 V和漏源电压Vds为28 V下测试器件,得到最大输出功率Pout大于100 W(50 dBm),PAE大于47%,功率增益大于13 dB。     

C波段160W连续波GaN HEMT内匹配功率器件研制

基于GaN功率器件工艺自主研发的大栅宽GaN高电子迁移率晶体管(HEMT)管芯,采用内匹配技术和宽带功率合成技术相结合的方法,研制出了一款C波段160 W连续波GaN HEMT内匹配功率器件。通过优化管芯的结构,设计出了满足连续波使用要求的大功率GaN管芯,然后进行了内匹配器件的设计,在设计中首先采用负载牵引法进行了器件参数提取,并以此为基础设计了阻抗变换网络进行阻抗变换和功率合成。研制出了工作频率为4.4~5.0 GHz、工作电压32 V、连续波输出功率大于160 W、功率附加效率大于50%、功率增益大于12 dB的GaN HEMT内匹配功率管,具有广阔的工程应用前景。     

50～75 MHz 550 W脉冲功率LDMOSFET器件研制

介绍了射频功率横向双扩散金属氧化物半导体场效应晶体管(LDMOSFET)器件的设计原理,分析了影响器件输出功率、增益、效率和可靠性的关键因素。报道了采用扩散通源结构实现源极到衬底的低阻导通,采用TiSi2/多晶硅复合栅结构降低栅电阻以及采用单层屏蔽栅场板结构和双层金属布线工艺成功研制出一种甚高频(VHF),大功率LDMOSFET器件。器件在工作频率50~75 MHz、工作电压36 V、工作脉宽10 ms和占空比30%的工作条件下带内输出功率大于550 W、功率增益大于20 dB、漏极效率大于60%和抗驻波比大于5∶1,表现出了良好的微波性能。器件经过高温反偏、高温存储和高低温循环等可靠性筛选,性能稳定,具备工程化实用能力。     

C波段大功率GaN HEMT内匹配器件

基于GaN微波功率器件工艺制作了大栅宽GaN高电子迁移率晶体管(HEMT)管芯,通过负载牵引及建模技术提取了管芯的输入阻抗、输出阻抗.采用二项式多节阻抗匹配变换器实现了宽带功率分配器及合成器电路的制作,通过采用LC网络提升了管芯输入阻抗、输出阻抗,加入了稳定网络,实现了50 Ω阻抗匹配.采用高热导率金属陶瓷外壳,提高了器件散热能力.最终研制成功大功率GaN HEMT内匹配器件,器件采用四胞管芯功率合成技术,总栅宽为40 mm.测试结果表明,频率为4.5～4.8 GHz,脉宽300μs,占空比10％,工作电压VDSs为28 V,器件的输出功率大于120 W,功率附加效率大于50％,功率增益大于11 dB.     

14.5～15GHz11W内匹配功率器件

介绍了一种采用GaAs PHEMT管芯设计的超高频内匹配功率器件。为了在更高的频率获得较高的输出功率,采用0.25μm栅长的PHEMT工艺,制作了总栅宽19.2 mm的大功率管芯。采用频带较宽的微带渐变传输线和T型网络共同组成栅极和漏极的匹配电路,并对封装管壳进行优化,有效提高了器件的微波特性。在带内频率14.5～15 GHz、漏源电压Vds为8 V时,器件输出功率大于40.4 dBm(11 W),线性功率增益为7 dB,功率附加效率大于23%。     

保护环版图结构对ESD防护器件耐压能力的影响

基于华润上华0.5 μm双极-CMOS-DMOS (BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力.以LDMOS-SCR结构为基础,按照16指、8指、4指和2指设置保护环,形成4种不同类型的版图结构.通过器件的直流仿真分析多指器件的开启情况,利用传输线脉冲测试对比不同保护环版图结构的耐压能力.仿真和测试结果表明,改进后的3类版图结构相对于普遍通用的第一类版图结构,二次击穿电流都有所提升,其中每8指设置一个保护环的版图结构二次击穿电流提升了76.36％,其单位面积的鲁棒性能也最好,为相应工艺设计最高耐压值的ESD防护器件提供了参考结构和方法.     

Cl2/H2刻蚀优化及其在1.55μDFB激光器制作中的应用

采用特别设计的InGaAsP/InP多量子阱结构(MQW),研究了Cl2/H2电感耦合等离子体(ICP)刻蚀损伤,优化了低损伤ICP刻蚀的关键工艺参数,得到了一种低损伤、形貌良好的Bragg光栅的制作方法.结合优化的InP材料金属有机物化学气相沉积(MOCVD)外延生长工艺,制作出1.55μm分布反馈(DFB)激光器,端面镀膜前其阈值电流和斜率效率分别为15 mA和0.3 mW/mA,边模抑制比大于45 dB.寿命加速老化实验结果显示,该器件40℃的中值寿命超过2×106 h,表明了本文ICP光栅刻蚀工艺的可靠性.     

0.13微米硅化物 CMOS工艺下版图参数对栅极接地 NMOS晶体管骤回特性的影响

本文中,在 0.13微米硅化物 CMOS工艺下, 设计了不同版图尺寸和不同版图布局的栅极接地 NMOS器件。TLP测量技术用来获得器件的骤回特性。 文章分析了器件版图参数和器件骤回特性之间的关系。TCAD器件仿真软件被用来解释证明这些结论.通过这些结论,电路设计者可以预估栅极接地NMOS器件在ESD大电流情况下的特性,由此在有限的版图面积下设计符合 ESD保护要求的栅极接地 NMOS器件。本文同时给出了优化后的 0.13微米硅化物工艺下 ESD版图规则。     

S波段大功率SiC MESFET的设计与工艺制作

针对SiC功率金属半导体场效应晶体管如何在实现高性能的同时保证器件长期稳定的工作,从金属半导体接触、器件制造过程中的台阶控制、氧化与钝化层的设计及器件背面金属化实现等方面进行了分析;并结合具体工艺,对比给出了部分实验结果。从测试数据看,研制的微波SiC MESFET器件性能由研制初期在S波段瓦级左右的功率输出及较低的功率增益和功率附加效率,达到了在实现大功率输出的条件下,比Si器件高的功率增益和30%以上的功率附加效率,初步体现了SiC MESFET微波功率器件的优势,器件的稳定性也得到了提升,为器件性能和可靠性的进一步提升奠定了设计和工艺基础。     

GaN HEMT栅工艺优化及性能提升

针对0.5 μm氮化镓高电子迁移率晶体管(GaN HEMT)自对准T型栅工艺,提出一种优化的解决方案。在感应耦合等离子体设备中引入两段法完成氮化硅栅足的干法刻蚀,其中,主刻蚀部分形成具备一定倾斜角度的氮化硅斜面,从而减小栅下沟道电场强度并提高栅金属对氮化硅槽填充的完整性;软着陆部分则以极低的偏置功率对氮化硅进行过刻蚀,确保完全清除氮化硅的同时尽量减小沟道损伤。通过器件优化前后各项特性的测试结果对比发现：优化后的器件关态击穿电压从140 V提升至200 V以上,3.5 GHz下输出功率密度从5.8 W/mm提升至8.7 W/mm,功率附加效率(PAE)从55.5%提升至66.7%。无偏置高加速应力试验96 h后,工艺优化后的器件外观无明显变化,最大电流变化<5%,表明器件可靠性良好。     

RF LDMOS功率器件研制

基于ISE TCAD模拟软件对RF LDMOS器件的工艺流程和器件结构进行了优化设计,采用带栅极金属总线的版图结构降低栅电阻,同时简化了LDMOS器件的封装设计.通过实际流片和测试分析,重点讨论了漂移区注入剂量和漂移区长度对LDMOS器件的转移特性、击穿特性、截止频率及最大振荡频率的影响.测试结果表明该器件的阈值电压为1.8 V,击穿电压可达70 V,截止频率和最大振荡频率分别为9 GHz和12.6 GHz,并可提供0.7 W/mm的输出功率密度.     

Gate Grounded NMOS器件的ESD性能分析

文章基于0.18μm CMOS工艺制程的1.8V NMOS器件,从工艺的角度并用TLP测试系统对栅极接地的NMOS(GGNMOS)ESD器件进行比较分析.介绍了SAB和ESD注入对GGNMOS的性能影响,影响GGNMOS ESD性能的瓶颈是均匀开启性.在GGNMOS版图等其他特征参数最优的前提下,采用SAB能改善其均匀...     

双界面智能卡芯片模拟前端ESD设计

双界面智能卡芯片静电放电(ESD)可靠性的关键是模拟前端(AFE)模块的ESD可靠性设计,如果按照代工厂发布的ESD设计规则设计,AFE模块的版图面积将非常大.针对双界面智能卡芯片AFE电路结构特点和失效机理,设计了一系列ESD测试结构.通过对这些结构的流片和测试分析,研究了器件设计参数和电路设计结构对双界面智能卡芯片ESD性能的影响.定制了适用于双界面智能卡芯片AFE模块设计的ESD设计规则,实现对ESD器件和AFE内核电路敏感结构的面积优化,最终成功缩小了AFE版图面积,降低了芯片加工成本,并且芯片通过了8 000 V人体模型(HBM) ESD测试.     

0.5μm AlGaN/GaN HEMT及其应用

报道了采用I线步进光刻实现的76.2 mm SiC衬底0.5μm GaN HEMT.器件正面工艺光刻均采用了I线步进光刻来实现,背面用通孔接地.栅脚介质刻蚀采用一种优化的低损伤RIE刻蚀方法实现了60°左右的侧壁倾斜角,降低了栅脚附近峰值电场强度,提高器件性能和可靠性.研制的GaN HEMT器件fT为15 GHz,fm...     

集成电路低功耗设计方法

针对当前集成电路低功耗的需求,对当前几种常用的低功耗设计方法和技术进行探讨,包括算法优化、工艺优化、版图优化、门级优化等,从而为当前继承电路优化提供借鉴参考。     

Ka波段PHEMT功率放大器

报道了 Ka波段的 PHEMT功率放大器的设计和研制。 PHEMT器件采用 0 .2 μm栅长的 Φ 76 mm Ga As工艺制作 ,并利用 CAD技术指导材料生长和器件制作。单级的 MIC放大器采用0 .3mm栅宽的 PHEMT,在 34GHz处 ,输出功率 10 0 m W,功率增益 4 d B。     

Reliability modeling of Sn–Ag transient liquid phase die-bonds for high-power SiC devices

In this work, a novel foil-based transient liquid phase bonding process has been used to mount the SiC Schottky diodes. The Sn–Ag TLP interlayer material was produced in the form of preforms of multilayer foils, using electrochemical deposition. The foils were designed to keep the overall composition of Ag and Sn about 80% and 20% respectively. The optimized TLP bonding process parameters were used during the assembly process. The die-attachment characterizations revealed that resulting intermetallic compounds (Ag₃Sn and ζ) have melting point beyond 480 °C. The die-attachment produced low bending stresses, while heated from 30 °C to 400 °C. The reliability of Sn–Ag TLP bonded samples was studied during passive temperature cycling and during active power cycling. During power cycling, the crack rates were determined by measuring the crack lengths of the TLP bonded joints after failure. The failure criteria were set to be an increase of diode's forward voltage by 10% since the start of the power cycling tests. The thermo-mechanical simulations were performed to determine the damage parameter i.e. strain range amplitude ∆ ε_p. Based on mechanical characterization of the TLP bonded layers, a plastic material model was used. The crack propagation rates were modeled using Paris' Law. Based on comparisons with state-of-the-art silver sintering technique, it can be stated that the TLP bonding is a promising die-attachment technique and its power cycling reliability is similar to silver sintering.     

Ka波段功率PHEMT的设计与研制

报道了Ｋａ 波段功率ＰＨＥＭＴ的设计和研制结果。利用双平面掺杂的ＡｌＧａＡｓ／ＩｎＧａＡｓＰＨＥＭＴ材料,采用０．２ μｍ 的Ｔ型栅及槽型通孔接地技术,研制的功率ＰＨＥＭＴ的初步测试结果为：Ｉｄｓｓ：３６５ ｍ Ａ／ｍ ｍ ;ｇｍ ０：３２０ ｍ Ｓ／ｍ ｍ ;Ｖｐ：－ １．０～－ ２．０ Ｖ。总栅宽为７５０ μｍ 的功率器件在频率为３３ ＧＨｚ时,输出功率大于２８０ ｍ Ｗ,功率密度达到３８０ ｍ Ｗ／ｍ ｍ ,增益大于６ ｄＢ。