共查询到20条相似文献，搜索用时 15 毫秒
1.
介绍了一种ＭＣＭ１２位逐次逼近型Ａ／Ｄ转换器ＳＡＤ５０３的特点和工作原理，探讨了它的系统设计、电路设计、工艺技术，阐述了其研制及应用。这种Ａ／Ｄ转换器在３６．５ｍｍ×１０．５ｍｍ的双层薄膜布线陶瓷基板上组装了１８个ＩＣ裸芯片和其他片式器件及电阻网络，并封装于３２引出端双列直插式陶瓷管壳中。线性误差±１／２ＬＳＢ，微分线性误差＜±１ＬＳＢ，转换时间６μｓ，最大功耗８７０ｍＷ 相似文献
2.
3.
０９８Ａ／Ｄ转换接口在使用中应注意的问题曹保根王云景０９８微控制器（ＭｉｃｒｏＣｏｎｔｒｏｌｅｒＵｎｉｔ）是一种准１６位单片机，提供了４路１０位Ａ／Ｄ转换功能。在采用１２ＭＨｚ晶振时，完成一次Ａ／Ｄ转换的时间为２２μｓ，这给中低速数据采集系统的开发应... 相似文献
4.
ＳＡＤ０８２０高速８位Ａ／Ｄ转换器是一种具有跟踪／保持功能的８位高速微机兼容Ａ／Ｄ转换器，其转换时间为１．５ｕｓ，功耗为７５ｍＷ，用串并结构来实现Ａ／Ｄ转换器的高速。每４位ＡＤＣ分别由１５个比较器构成；单一电源工作，采用双层多晶硅ｐ阱ＣＭＯＳ工艺制作。 相似文献
5.
6.
介绍通过５１系列单片机外扩８位Ｄ／Ａ和Ａ／Ｄ转换器。将原来的８位分辨率提高到１６位分辨率的方法，包括用两个ＤＡＣ０８３２构成１６位Ｄ／Ａ、用ＡＤＣ０８０４和ＤＡＣ０８３２构成１６位Ａ／Ｄ以及任意分辨率Ａ／Ｄ转换器的实现。这些方法具有电路和编程简单、投资节省等特点。 相似文献
7.
详细论述了一种建立时间为５０ｎｓ（ｍａｘ，精确到０．１％）的高速缓冲器的工作原理及其特殊结构。借助Ｔｓｐｉｃｅ和ＣＡＤ技术对电路设计和工艺过程中的实时参数进行模拟设计，使研制的高速缓冲器具有高速度、高精度和高可靠性。介绍了高速缓冲器在转换时间为６μｓ的１２位Ａ／Ｄ转换器中的应用情况。 相似文献
8.
阐述了一种含相加器的高速１２位Ｄ／Ａ转换器的设计和应用，该电路实现Ｉ－Ｖ转换和相加器功能仅用１级视频运效，其内含相加器的小信号带宽为３０～４０ＭＨｚ传输延迟１５ｎｓ该Ｄ／Ａ转换器的稳定时间为２５０ｎｓ，用于压控振荡器时，可获得的高最输出电压仅比＋Ｖｓ低２～３Ｖ，在全温范围内，其线性误差，微分线性误差，相加器线性误差，相加器微分线性误差分别达±１／２ＬＳＢ。 相似文献
9.
10.
11.
ＭＡＸ１２０是一种新型的１２位Ａ／Ｄ转换芯片，用它可以实现高达５００ｋＨｚ的采样率，内带取样保持电路，时序与大多数μＰ兼容外围电路设计简单，调试方便。 相似文献
12.
串行A/D转换器TLC2543与TMS320C25的接口及编程 总被引：1，自引：0，他引：1
本文以ＴＩ公司的ＤＳＰ芯片芯片ＴＭＳ３２０Ｃ２５与１１通道１２位串行模／数转换芯片ＴＬＣ２５４３为例,介绍该类ＡＤＣ与ＤＳＰ的接口及编程,这种方法对于其它具有ＳＰＩ串行接口的Ａ／Ｄ转换器一样适用。 相似文献
13.
介绍了一种１２位Ａ／Ｄ转换器。就电路的工作原理、设计特点及测试结果等方面进行了探讨。电路在标准双极工艺生成单片ＩＣ的基础上，采用了陶瓷基板上的多芯片厚膜组装工艺、双层金导带布线、多芯片混合组装及大腔体管壳的储能点焊等技术，在２１ｍｍ×４１ｍｍ的陶瓷基板上混合组装了８个集成电路芯片、７个贴片电容和８个厚膜电阻。经测试，电路转换时间小于２０μｓ，最大线性误差和最大微分线性误差为０．０１２％ＦＳＲ。电路采用３２引出端双列直插全金属平底管壳（ＭＰ３２）封装，在±１５Ｖ、＋５Ｖ电源下电路总功耗低于９００ｍＷ。 相似文献
14.
提出了一种新型８位电流模逐次渐近型Ａ／Ｄ转换器,采用２ｕｍｐ－阱ＣＭＯＳ工艺参数,ＰＳＰＩＣＥ模拟结果表明：功耗为８ｍＷ,转换时间为１ｕｓ。若改用亚微米工艺,则转换时间还可大大缩短。 相似文献
15.
本文介绍了一种高速单片ＣＭＯＳ１２位Ｄ／Ａ转换器的设计。着重阐述了电阻开关网络的按比例匹配设计原理、结构特点，激光动态修调网络的结构设计，以及逻辑控制和功能特点。该Ｄ／Ａ转换器的线性误差、微分误差满刻度误差均满足１２位精度。在１５Ｖ工作电压下，满度电流建立时间为０．６μｓ，功耗２０ｍＷ。 相似文献
16.
介绍了１６位的高速Ａ／Ｄ转换器ＡＤＳ７８０５芯片的特性与功能,并从硬件连接和软件设计两个方面讨论了该芯片与１６位单片机８０Ｃ１９６的接口方法。 相似文献
17.
本文介绍了一种单片１２位逐次逼近型Ａ／Ｄ转换器。它能在小于６μｓ的转换时间内净０－１０Ｖ或－５－５Ｖ输入的范围的模拟电压转换成相对应的１２位数字输出在码。电路采用ｐ－ｎ结隔离标准３μｍ双极工艺制作，在－４５－＋８５℃温度范围，电路的线性误差和微分线性误差皆小于０．０１２％ＦＳＲ。 相似文献
18.
一种分区式高速12位A／D转换器 总被引：1，自引：0，他引：1
介绍了一个高速１２位分区式Ａ／Ｄ转换器的设计。电路采用“３位＋３位＋８位”的三级分区式结构。其中的８位ＡＤＣ为折叠插入式ＡＤＣ，误差校正采用模拟校正、数字编码形式。采用２μｍＢｉＣＭＯＳ设计规划设计的电路，经ＰＳＰＩＣＥ仿真，在±５Ｖ电源下，采样频率高达３ＭＨｚ。 相似文献
19.
∑－△Ａ／Ｄ转换技术近年来颇受重视，因为基于该技术的Ａ／Ｄ转换器能达到很高的分辨率（１６ｂｉｔ以上），并另具一系列优点。本文对∑－△Ａ／Ｄ转换器的基本原理，包括过采样（Ｏｖｅｒｓａｍｐｌｉｎｇ），噪声成形（Ｎｏｉｓｅ Ｓｈａｐｉｎｇ），以及数字抽取滤波（Ｄｉｎｇｉｔａｌ Ｄｅｃｉｍａｔｉｏｎ Ｆｉｌｔｅｒｉｎｇ）等内容，均作了叙述。作者还对一个２０ｂｉｔ∑－△转换器的算法进行了计算机仿真。该转换器 相似文献