降低高速、高集成LSI的布线延时的金属硅化物

<正> 在 LSI 中随着集成度的提高,电路布线变得细长而薄,故其电阻增大,由布线引起的延时变长。最近用 Mo(钼)和 W(钨)等高熔点金属及其硅化物来作 LSI,的布线的研究很盛行。采用金属硅化物作电极的高集成和高速 LSI 在2～3年后将会在市场上出现。据1979年国际电子器件会议报导,日本富士通研究所试制了采用 Mo 作字线的26ns 高速4K 静态 Mo 栅 MOS-RAM 和日本电电公司武藏野电气通信研究所试制了64K 动态 Mo 栅 MOSRAM。1980年夏     

掺杂高温多晶硅和低温多晶硅的氧化

引言 在双极型半导体集成电路和MOS集成电路中,CVD多晶硅膜广泛用作隔离、互连引线、硅栅、钝化等工艺,近年来采用双层多晶硅工艺的16k以上RAM及BoMos (1)（掩埋氧化物MOS）中的源、漏区、则代表了多晶硅在LSI中新的应用。特别是用作互连引线及双层多晶硅中的多晶硅,必须进行多晶硅氧化,以提供电绝缘,就要求多晶硅氧化层是一层可靠的、电导率低的绝缘材料通常,用作硅栅的多晶硅膜在700℃左右温度下淀积,我们把它称作低温多晶硅。而应用于BoMoS中作源、漏的多晶硅膜是在高     

复合多晶硅栅LDMOS的特性研究

提出了一种应用于射频领域的复合多晶硅栅LDMOS结构(DMG-LDMOS),并给出了工艺实现方法.此结构采用了栅工程的概念,所设计的栅电极由S-栅和D-栅两块电极并列组成,其中,S-栅采用功函数较高的P 多晶硅;D-栅采用功函数较低的n 多晶硅.MEDICI对n沟道DMG-LDMOS和n沟道普通LDMOS的模拟结果表明,该结构能够提高器件的沟道载流子速度,从而增加器件的跨导值,并且该结构在提高器件击穿电压的同时还能提高器件的截止频率.     

电子束曝光技术

大规模集成电路的微细化和高集成化发展速度惊人,预计在八十年代后半期会出现最小图形尺寸为0.5μm的16M动态随机存取存储器(RAM)的样品,在九十年代初会出现最小图形尺寸为0.25μm的64M动态RAM的样品。对此,一般认为以往所用的光学步进曝光机的分辨率极限达到了亚微米的上限。     

双层多晶硅电极间隙势垒的两维分析

通过解两维泊松方程,对有覆盖的双层多晶硅电极MOS结构进行了数值模拟.模拟结果表明,电极覆盖明显降低了双层多晶硅电极间隙的势垒高度.对P型硅衬底,双层多晶硅电极间隙处的势垒高度,随着栅电压的增加先增加,达到一个最大值,然后又下降,在高栅压下趋于一个稳定值.势全高度出现最大值的栅电压,就在相应的无电极间隙的MOS结构的阈电压附近.界面电荷的存在降低了势垒高度,当界面电荷密度大于 1×10~(11)/cm~2时,势垒不出现.这种结构的阈电压随电极间隙长度的增加而急剧增加.对间隙长度L_(GG)为0.3μm,栅氧化层厚度T_(ox)为1000A的结构,如果衬底掺杂浓度N_A为1×10~(15)/cm~3,势垒高度最大值为66meV,在高栅压下仅为30meV.它的阈电压比无电极间隙MOS结构高0.13V.     

TiSi_2/N~+-poly Si/SiO_2/Si MOS结构的电学特性

<正> 一、 引言 随着半导体器件向微小型化发展,电路的速度与栅极和互连材料密切相关。目前应用较广的多晶硅栅技术具有自对准形成源漏区、低阈值电压、高温热稳定性好等优点。但多晶硅的电阻率较高,严重影响了电路速度的提高。在多晶硅上生长一层具有高电导率的TiSi_2薄膜取代多晶硅作为栅电极,可以有效地克服多晶硅电阻率高的缺点,提高电路速度。 本实验采用NH_3等离子体增强热退火,使Ti/poly Si固相反应形成TiSi_2,同时表面形成一层很薄的TiN。TiN被证明是一层良好的扩散阻挡层。通过对TiN/TiSi_2复合薄膜的薄层电阻测试和MOS高频C—V测试,证明这种方法是可行的。     

MOS VLSI难熔栅述评

随着芯片尺寸和集成电路密度的不断增加,多晶硅互连线的电阻限制了总的电路性能。本文将对用于增强或代替多晶硅的难熔栅的现状进行评论。所讨论的栅结构有单层难熔金属栅及金属硅化物栅和含有硅化物的多晶硅-金属复合结构栅。探讨的一般问题包括:和现行MOS工艺的相容性,长期可靠性和按比例缩小到亚微米工艺的能力。涉及的具体问题有:难熔金属栅的钝化,和应力有关的难熔栅的粘附性,多晶硅化物的图形形成和自对准硅化物结构的选择形成。对用或未用难熔栅的具有当代工艺水平的256K动态RAM电路也作了评论。最后研究了难熔栅工艺的发展前途。     

64K动态存贮器用的基本工艺技术

64K动态存贮器用的基本工艺技术 。 光刻技术{凳娄袭蕞剂 ;篓茬竺耋磊等倍投影曝光 腐蚀技术 {湿法腐蚀一同时采用等离子千法腐蚀 元件间隔离技术 j选择氧化法 栅氧化技术 i干氧氧化法栅电极技术扩散层形成技术层间绝缘膜形成技术金属布线材料单层多晶硅一双层多晶硅热扩散法一全离子注入法回流技术一层铝64K动态存贮器用的基本工艺技术@黄子伦     

注入势垒单相埋沟高速CCD延迟线设计

采用注入势垒单相埋沟结构和两层多晶硅一层铝工艺技术,研制出512位高速CCD延迟线,获得了大于10 MHz的工作频率和大于50 dB的动态范围。器件电极设计为准1相两层多晶硅交迭栅结构,信道设计为埋沟结构。输入结构采用双输入栅表面势平衡注入技术,输出结构采用浮置扩散源跟随放大器技术。提出了改善转移效率、暗电流、时钟频率和动态范围的有效方法。测试结果表明,器件性能参数达到设计要求。     

可替代MOSLSI硅栅工艺的低电阻硅化物栅

国外已有一些厂家试图用钼钨等的硅化物栅来取代 MOS LSI 的硅栅。该栅电极的电阻率比硅栅低一个数量级以上,可以使用同硅栅 MOS LSI 一样的工艺。降低栅电阻率的目的是实现微细栅结构的高密度 LSI。若在现阶段的 MOS LSI 中使用,还可能提高工作速度。     

基于双栅PMOSFET模型的硼穿通分析方法

随着栅氧化层厚度的不断减小,硼穿通问题变得越来越严重.特别是在表面沟道器件中,非常容易出现硼穿通现象.为了减小P型多晶硅栅电极中硼穿通的影响,需要明确多晶硅栅电极中硼穿通与栅氧化层厚度之间的关系.提出的双栅PMOSFET模型将P型多晶硅栅极与N型多晶硅栅极的功函数之差与阈值电压差值进行对比,完成了硼穿通的判定.通过优化热氧化条件,采用N2O热处理,能够有效改善薄栅氧化层PMOSFET中的硼穿通问题.     

超微细加工技术

一部分人把现在甚至称为第二石器(硅石器)时代,可见与硅有关的工业增长已显示出惊人的发展。特别显著的是硅半导体器件的高度集成化,作为超LSI而占有引人注目位置的256k动态RAM(随机存取存贮器)正进入大量生产阶段。像这样高集成度、高性能的LSI已能够低价格地大量供应,可以说这必将加速高度信息化时代的尽快实现。     

电子元件、组件

TM53,TN305.92 02050410优化了栅电极溅射工艺的难熔金属栅M 05电容的性能/李瑞钊,徐秋霞(中国科学院微电子中心)11半导体学报一2 001,22(10).一1231一1234论述了通过优化难熔金属栅电极的溅射工艺及采用适当的退火温度修复损伤来提高3nm栅氧W/TIN叠层栅MOS电容的性能.实验选取了合适的TIN厚度来减小应力,以较小的TIN溅射率避免溅射过程对栅介质的损伤,并采用了较高的NZ/Af比率在TIN’溅射过程中进一步氮化了栅介质.实验得到了高质量的C一V曲线,并成功地把N。。(表面态密度)’降低到了8、10‘。/c mZ以下,达到了与多晶硅栅M 05…     

在一块芯片上集成225万个元件的1兆位DRAM

日本的东芝公司于去年11月1日发表了新一代超大规模集成电路的文章,它采用1.2μm的微细加工技术及新的元件隔离技术(BOX),在一块芯片上集成了约220万个元件的1M位动态RAM。 存取时间70ns 此超LSI,在4.78×13.23平方毫米的硅芯片上集成的元件是目前已达到实用化的最先进的超LSI-256k位DRAM的4倍,并将这种器件封装在与256k位DRAM     

64K 静态RAM松下半导体实验室

本文介绍应用双层多晶硅和NMOS/CMOS工艺设计具有典型存取时间为80ns的全静态RAM。该存储器工作和保持方式中功耗分别为300mw和75mw。 该RAM采用了具有N~+掺杂多晶硅栅的N型和P型MOS晶体管的N阱CMOS工艺。通过两步扩散工艺,避免了在形成源漏区的硼离子注入工序中硼掺杂到P型晶体管的硅栅中去,其结果避免了硼穿透400(?)(?)的薄栅氧化层引起P型晶体管的阈值电压漂移的问题。存储单元是在P型衬底上用NMOS工艺制作。外围电路,例如行和列译码器,输入/输出电路及读出放大器等由N阱CMOS形成。     

具有浮置光电二极管的行间转移CCD摄象器

描述并论证了一种具有“浮置光电二极管”的行间转移CCD摄象器。这种新颖的单元结构将转移栅和垂直移位寄存器的一个栅电极合并成为一个单一的栅,从而省去了第一层多晶硅。它只需要两层多晶硅而不是三层,并且得到了一个简单的结构。这种由离子注入形成的浮置光电二极管甚至在短波长范围提供了高的灵敏度。用两层多晶硅栅工艺制成的488×385单元的摄象器在400nm波长光照时得到了20％的量子效率。这种单元结构对提高器件性能呈现出明显的优点,并有可能获得高的成品率。     

超高速双极大规模集成电路中的超自对准工艺技术

本文介绍了高速双极LSI中的一种新的超自对准工艺技术(SST)。分为SST-1和SST-2两种类型。前者用一次光刻形成完整的微细晶体管有源区域和P~ 多晶硅基极,用其制作的器件速度高且功耗低,后者的优点是,把多晶硅N~ 发射极以及P~ 基极两电极通过发射极图形的腐蚀进行隔离,隔离宽度达亚微米。采用此工艺后,浅结性能稳定,电路速度高而且易于实现大规模集成。SST-1用于NTL电路后,获得了传输延迟时间63ps/门、功耗延迟乘积是43fJ/门的超高速性能。用SST-2试制的1K位RAM和8×8位并行乘法器,其参数是存取时间2.7ns,功耗500mW,运算时间10ns,功耗660mW高速工作。可以确认该工艺对提高电路性能是有效的。下面将对SST晶体管的结构、工艺、IC样品的特性以及在LSI中的应用结果逐一加以论述。     

X射线光刻技术

在LSI日益加快向高集成化、高速化发展的同时,推动LSI发展的16M比特动态随机存取存储器(DRAM)已达到批量生产的水平.目前高集成化速度每三年提高四倍,预计今后仍将按这个速度持续下去.在光刻技术中作为重要指标的最小图形尺寸每代缩小30%.据预测,256M比特DRAM的最小尺寸为0.25～0.2μm、1G bit为0.18～0.15μm、4G bit为0.12～0.1μm.     

多晶硅注氮制备4.6nm超薄栅介质

为了改善深亚微米CMOS器件p+-poly栅中硼扩散问题,通过选择合适的注氮能量和剂量,采用多晶硅栅注氮工艺,既降低了硼在多晶硅栅电极中的扩散系数,又在栅介质内引入浓度适宜的氮,有效地抑制了硼在栅介质内的扩散所引起的平带电压漂移,改善了Si/SiO2界面质量,提高了栅介质和器件的可靠性,制备出了性能良好的4.6nm超薄栅介质.     

制作金属栅的新方法

先进的栅堆垛技术的趋势与传统方法明显不同,传统方法中由氧化硅或氮氧化硅(SiON)制成的栅介质上端是重掺杂多晶硅的栅电极。虽然这些材料制作方便,但是换成金属栅和高k栅介质能在高晶体管速度和低电流泄漏方面获得更好的性能。