基于FPGA的CIC滤波器实现

CIC滤波器已经被证明是在高速抽取和插值系统中非常有效的单元.针对软件无线电中的多速率信号处理,结合二进制补码表示法,介绍了积分梳状滤波器的基本组成原理,以及决定滤波器性能的参数选择.最后给出了基于FPGA的具体实现方法及仿真结果.     

基于FPGA的并行DSP芯片实时图像编码平台

本文提出了一种采用链路口互联技术的改进共享存储并行DSP系统，以及基于FPGA的多DSP实时图像编码平台的结构。实践证明该系统具有较好的高分辨率视频实时编解码功能。     

基于FPGA的并行全比较排序算法

基于FPGA硬件技术,以空间换时间的思路,提出了一种并行全比较的排序算法。该算法通过对数据的并行全比较,计算出每个数据在排序中的位置实现数据排序。该算法可在4个时钟周期内实现数字序列的排序,通过实验证明,实时性好,通用性强。     

基于FPGA的半并行FIR滤波器设计

为了提高FIR滤波器的运算速度和降低资源消耗,本文提出了一种新颖的半并行FIR滤波器设计方法。该方法有固定的延时．可以根据滤波器抽头数的不同,得到不同的最高数据输入速率。仿真结果表明,该滤波器设计方法在高速数字下变频器的设计中有较好的性能．并且通过优化设计．可以在一个FPGA实现多个滤波器模块。     

并行扰码模块的FPGA设计

介绍了一种根据串行扰码算法推导出并行扰码算法的方法．并采用FPAG实现了8b并行扰码器。     

一种基于FPGA的并行流水线FIR滤波器结构

提出了一种在FPGA器件上实现的流水线并行FIR滤波器结构。首先比较了FIR滤波器三种硬件实现所用的资源,然后在理论上推出该流水线并行结构滤波器的实现方法及其可行性,给出了硬件实现模块。实验结果表明,这种改进滤波器结构实现的算法可以灵活地处理综合的面积和速度的约束关系,使设计达到最优。     

基于FPGA的多通道直流电机控制器设计

设计了一种基于FPGA的多通道直流电机控制系统,充分利用FPGA并行控制的特点,采用自顶而下的设计方法,将系统划分为转速测量模块,并行控制模块,PWM生成模块,电机驱动模块。采用Verilog HDL语言实现完成了对多通道直流电机的控制。通过Quartus II自带仿真功能对系统进行时序仿真表明系统结构简单,且具有良好的功能扩展性。     

MOS模拟平方器的应用研究

本文着重讨论了ＭＯＳ电路中由非对称源耦对组成的模拟平方器的各种应用，提出了一种新型的ＭＯＳ模拟乘法器，也探讨了模拟平方器在改善ＭＯＳ型对称源耦对线性输人范围和ＭＯＳ型Ｇｉｌｂｅｒｔ单元性能方面的应用．ＳＰＩＣＥ（模型ＬＥＶＥＬⅡ）模拟结果表明，这些电路原理正确，并且有很宽的输人范围和很高的运算精度．     

由非对称MOS源耦对组成的模拟平方器

本文在对ＭＯＳ非对称源耦对研究的基础上，提出了一种新型模拟平方器，本文给出了电路结构并进行了理论分析。ＳＰＩＣＥ模拟结果表明，在±５Ｖ电源电压，±４Ｖ的输入范围内，最大满度误差为±０．４％，－３ｄＢ带宽为３３ＭＨｚ．     

基于FPGA的双二进制Turbo译码器的硬件实现

针对宽带电力载波通信中采用的双二进制Turbo译码器,给出了一种基于FPGA的并行实现方案。该方案采用无交叠滑动窗的多路并行分块以及流水线结构,以Xilinx的XC7K410T为硬件平台,采用Verilog硬件描述语言来设计实现,给出了不同并行块数的实现结果。当数据块长为520字节时,4次迭代后,数据速率可达200 Mbit/s。测试结果表明,该方案占用资源少、译码速度快、性能指标满足要求,具有较好的应用价值。     

高速并行FFT的FPGA实现

简要介绍了 FFT的分类,对比了其结构特点及实现复杂度,结合项目实现的需求,从中选择了一种适合 FP-GA高速并行实现的算法。在此基础上,推导了20点 FFT的实现方式,并且根据实际需求,可以采用此方法设计多种非基2FFT实现,甚至通过级联可完成大点数 FFT的设计实现,具有模块化、灵活可变的特点。结合 MATLAB仿真对FPGA实现结果进行了对比分析,并以图形化方式显示了对比结果,说明了方法可行、有效。     

一种基于并行处理器的快速车道线检测系统及FPGA实现

该文提出了一种并行的快速车道线检测系统。该系统包含一个3232的处理器单元(PE)阵列和双RISC子系统。PE阵列实现车道线图像像素级并行预处理,获取图像边缘特征,双RISC核子系统根据边缘特征实现两条车道线直线参数的并行检测,从而使得检测过程的每一步都是并行进行,显著提高检测速率。该系统用FPGA实现。实验结果表明本系统具有良好的鲁棒性且可达到每秒50帧的检测速率,满足了车道偏离预警系统实时性要求,具备重要的应用价值。     

基于FPGA的多DSP并行处理系统的仿真研究

提出了一种通用、高效的基于FPGA的多DSP并行处理系统，并对其进行了仿真。从仿真结果来看，该系统的数据读写时序与DSP芯片要求的数据读写时序完全吻合，可实现数据的高速并行处理，并达到了设计的目的。     

一种基于FPGA的新型快速位同步系统设计

提出了一种简单快速的多速率位同步FPGA实现方法,该方法采用码元的上升沿或者下降沿作为触发信号对分频器进行复位来获取码元的位时钟信息。仿真及实验表明：该系统具有较快的位同步建立时间,系统工作稳定、可靠。     

基于FPGA的二值图像连通域快速标记

针对连通域标记算法运算量大、速度慢、硬件实现困难的缺点,提出一种适于现场可编程逻辑门阵列（FPGA）实现的二值图像连通域快速标记的算法,并用VHDL硬件开发语言在XILINX公司的FPGA上实现。实验结果表明了该算法能对二值图像复杂的连通关系正确标记,易于硬件实现,大大节约了硬件资源,电路结构简单,满足实时性要求。     

一种基于FPGA的快速视频背景分割方法

背景的有效分割是实现动目标检测和识别的基础.针对目前众多算法在进行分割时面临的算法复杂度高和占用存储空间过大的问题,在对监视视频序列研究的基础上,使用低成本的Spartan3系列的FPGA平台,以小于16Mbit的存储空间,实现了对视频序列静态场景即时重建.     

基于CPLD的FPGA从并快速加载方案

提出了基于复杂可编程逻辑器件(CPLD)的现场可编程门阵列(FPGA)从并加载方案,及逻辑代码的实现过程,并给出仿真结果。该方案理论计算结果表明,当加载SPARTAN-6系列最高端的6SLX150T时,采用基于CPLD的从并加载方式,共需要加载时间为1.221 s,完全满足通信产品的快启动要求,具有较高的应用价值。     

基于并行流水线结构的可重配FIR滤波器的FPGA实现

数字信号处理,常常是计算密集和高性能需求的。FIR滤波器由于其稳定和简单,在数字信号处理中常被采用。随着实时性和低成本要求的提高,对FIR滤波器的要求也越来越高。单一的流水结构和并行FIR结构都不能很好地满足实现性要求。因此,在这里提出一种用于FPGA实现的并行流水结构的FIR滤波器的实现方案。     

一种基于FPGA的并入并检AOS帧同步检测方法

针对高速串行码流或并行码流的同步搜索,提出一种新的并入并检AOS帧同步检测方法,该方法在FPGA平台上,采用了并行帧同步码检测器来降低芯片的处理时钟频率,具有处理时钟频率低、误锁概率小、平均同步时间短以及芯片资源使用少等特点。     

基于FPGA的紫外/可见光图像实时配准实现

为了在电路损伤早期探测和定位电晕放电,依据其放电在紫外波段的成像特性,采用基于现场可编程门阵列(FPGA)为核心的处理平台,设计了可对紫外光和可见光两路信号进行采集、配准和融合处理的实时检测系统。通过优化设计硬件结构、快速图像配准算法及基于MicroBlaze软核的控制模块,提出了一种基于FPGA的快速图像配准的实现方法,实现了对不同焦距下可见光图像数据与紫外图像数据的实时融合处理。结果表明,该方法能够有效提高图像融合处理的速度和系统运行效率,满足对紫外信号进行检测和定位的要求。该方法已经运用于南方电网的线路巡检中。