可变高应力氮化硅薄膜的内应力研究

以互补金属氧化物半导体（CMOS）器件等比例缩小为动力的硅集成电路技术已迈入纳米级尺寸,并将继续保持对摩尔定律的追求,进一步缩小器件尺寸,以满足芯片高度集成化的要求。目前基于CMOS工艺的应变硅技术受到越来越广泛的应用。氮化硅致应变技术是属于应变硅技术中的一种,该技术工艺流程相对简单,成本较低,仅通过在器件上淀积不同应力的氮化硅薄膜就可达到提高载流子迁移率的效果,因此应用越来越普遍。利用等离子体增强化学气象沉积（PECVD）的氮化硅膜,通过适当的工艺条件,可以做到压应力和张应力两种应力的变换,最终可实现在硅片上淀积出应力大于2 GPa的高应力氮化硅膜。     

氮化硅膜层对侧视角白画面色偏的影响及发红改善

研究了TFT基板中氮化硅膜层对TFT-LCD终端产品侧视角白画面色偏的影响,填补了TFT膜层与TFT-LCD侧视角白画面色偏的研究欠缺,为类似的光学色度不良改善提供了有益的参考。通过大量的实验测试和仿真模拟,探索了氧化硅膜层厚度对侧视角白画面色偏的影响规律。结果表明,氮化硅膜层是一个影响色偏量和色偏方向的关键因素,其中栅极绝缘层（GI）和第一钝化绝缘层（PVX1）对色偏的影响较大,而第二钝化绝缘层（PVX2）对色偏的影响较小,氮化硅厚度与白画面侧视角色偏程度呈非线性相关。以某款HADS产品为例,其中氮化硅膜层包括栅极绝缘层（320nm）、第一钝化绝缘层（100 nm）和第二钝化绝缘层（200 nm）。基于单因子实验结果和模拟结果,综合考虑电学特性和产能影响,采用PVX1 140 nm作为改善条件,对侧视角白画面发红改善有效,即宏观观察无发红现象且实测数据都满足产品规格。     

有源层厚度对CuPc-OTFT器件性能的影响

研究了不同厚度有源层的顶电极CuPc-OTFT器件的电学特性。发现器件的性能与有源层厚度有依赖关系，其中，有源层厚度为20nm的器件性能最好。在有源层厚度大于20nm时，有源层厚度的增大不但分去一部分栅电压而且还增大了源、漏电极的接触电阻，从而不利于器件性能的提高。但当有源层厚度小于20nm以后器件的性能开始降低。我们认为当有源层厚度降低到一定程度时，有源层上表面的表面态会使有机材料的隙态浓度增加从而对沟道载流子迁移率产生不良影响以及使器件的阈值电压增大。     

SiO2/4H-SiC界面氮化退火

通过1 300℃高温干氧热氧化法在n型4H-SiC外延片上生长了厚度为60 nm的SiO2栅氧化层.为了开发适合于生长低界面态密度和高沟道载流子迁移率的SiC MOSFET器件产品的栅极氧化层退火条件,研究了不同退火条件下的SiO2/SiC界面电学特性参数.制作了MOS电容和横向MOSFET器件,通过表征SiO2栅氧化层C-V特性和MOSFET器件I-V特性,提取平带电压、C-V磁滞电压、SiO2/SiC界面态密度和载流子沟道迁移率等电学参数.实验结果表明,干氧氧化形成SiO2栅氧化层后,在1 300℃通入N2退火30 min,随后在相同温度下进行NO退火120 min,为最佳栅极氧化层退火条件,此时,SiO2/SiC界面态密度能够降低至2.07×1012 cm-2·eV-1@0.2 eV,SiC MOSFET沟道载流子迁移率达到17 cm2·V-1·s-1.     

锗硅外延工艺优化对28nm PMOS器件性能的改善

在28 nm CMOS技术节点,锗硅技术在器件沟道产生压应力可以提高PMOS电学性能.在选择性锗硅外延工艺基础上对锗含量进行细化阶梯分布,此阶梯式分布能避免因锗含量过高产生位错而进一步提高总体应力效果.通过研究发现,薄膜堆叠层的厚度和锗元素浓度是影响器件性能的重要因素,实验对堆叠层厚度和锗浓度同时改变比单独改变一种影响因素获得的器件性能更好,器件的饱和电流和漏电流的性能(Idsat-Ioff)可以提高7%,同时,器件阈值电压和饱和电流的性能(Vtsat-Idsat)、器件阈值电压和漏电流(Vtsat-Ioff)性能、漏致势垒降低(DIBL)效应也有相应的改善.     

8-羟基喹啉铝作为修饰层对C60有机场效应管性能影响的研究

采用真空蒸镀技术制备了以喹啉铝(tris(8-hydroxyquinoline) aluminum, Alq3)作为修饰层的C60有机场效应管器件,并研究了修饰层的厚度对于器件性能的影响。实验表明,随着Alq3修饰层厚度的增加,器件的性能参数得到改进。当Alq3修饰层厚度为10nm时,器件场效应的迁移率达到最大值,为1.2810-2cm2/Vs,阈值电压也下降到了10V。分析了缓冲层使器件性能提高的主要原因可能有两个：一个是可以阻止金属原子扩散进入C60有机层,另一个是使Al/C60界面间的沟道电阻降低。     

通过多次淀积多次退火与Ti吸氧技术相结合来改善后栅工艺中高k金属栅的性能

本文的原子层淀积（ALD） HfO2薄膜采用新颖的多次淀积多次退火（MDMA）技术进行制备,并在有Ti吸氧层和没有Ti吸氧层两种情况下分别进行性能研究。 与传统的一次淀积一次退火相比,采用多次淀积多次退火后的器件漏电明显减小,同时,等效氧化层厚度（EOT）也被Ti吸氧层有效控制。器件性能的提升与淀积和退火次数密切相关（在保持总介质层厚度相同的情况下）。透射电子显微镜（TEM）和能量色散X射线光谱（EDX）分析表明,氧同时注入高k（HK）薄膜和中间层（IL）很可能是导致器件性能提升的主要原因。因此在后栅工艺中MDMA技术是一种改善栅极特性的有效方法。     

AlGaN/GaN 高电子迁移率晶体管在施加阶梯电压应力之后的参数和特性自变化机制

研究了在AlGaN/GaN高电子迁移率晶体管的栅极施加阶梯电压应力之后器件参数和特性的自变化现象。在去除应力之后每5分钟测量一次器件。大信号寄生源（漏）电阻、转移特性、阈值电压、漏源电流、栅-源（漏）反向电流-电压特性在去除应力后发生自发变化。自变化的时间常数大约为25-27分钟。在该过程里,栅-源（漏）电容-电压特性保持稳定。当器件被施加应力时,电子被表面态和AlGaN势垒层陷阱捕获。AlGaN势垒层陷阱所捕获的电子在10秒内释放了出去。表面态释放电子持续发生在整个测量过程中,导致了测量结果的自变化现象。     

OTS修饰的不同厚度酞菁铜OTFT的研究

用十八烷基三氯硅烷(OTS)修饰了不同厚度的酞菁铜(CuPc)有机薄膜晶体管器件, 对比酞菁铜厚度为15、40、80 nm的3种器件性能后,得到40 nm的酞菁铜器件具有最高载流子迁移率.分析了OTS修饰的绝缘层表面对器件性能的影响,得到的40 nm厚度酞菁铜器件载流子迁移率为4.3×10-3cm2/V*s, 阈值电压为-9.5 V.     

基于SGOI和CESL结构的新型应变硅NMOSFET的有限元研究

应变硅技术通过在沟道区引入适当的应变,达到提高载流子迁移率、改善MOS器件性能的目的.利用有限元法,研究了一种基于SGOI与氮化硅CESL应变结构的新型应变硅NMOSFET.结果表明,与采用单一的SGOI或CESL结构相比,两者共同作用下的新结构能更有效地提高沟道应变.增加氮化硅薄膜的本征应力、减小应变硅层厚度、适当提高锗组分,均能有效增加硅沟道区的应变量.采用有限元分析进行的模拟研究,可弥补实验测量的不足,为纳米级应变硅器件的设计和制造提供参考.     

应变硅

应变硅是为满足45nm工艺要求，利用通过外延或生长的方法改变晶体的晶格结构产生的应力，达到改善器件性能的一种新新方法。晶体结构中产生的张力可以提高电子迁移率，而收缩力可以提高空穴迁移率，因此可以将这两种应力分别用于NMOS和PMOS。     

20纳米nMOS器件中应力金属栅结构设计与薄膜工艺优化

对于如今的CMOS集成工艺,应变金属栅是关键的工艺引入应变技术（PIS,process-induced-strain）之一。在本文中,为了在20nm高K金属栅后栅工艺的nMOS器件中得到较高栅应力,我们对金属栅结构和薄膜工艺的优化进行了大量的研究。通过TCAD工具对工艺和器件的仿真,我们研究了先进应变金属栅技术对器件性能的影响。带有不同栅应力（0GPa~-6GPa）的金属栅电极被应用在器件的仿真中,与此同时,其他PIS技术,如e-SiC 和氮化物应力层也被应用于器件中。随着器件尺寸的减小,应变金属栅对器件中沟道载流子输运有巨大的提高作用。此外,一种新型的角栅电极结构被提出,角度与沟道应力的关系被研究。同时,一种新的全应变金属填充栅以及用平板型氧化铪层代替U型氧化铪层,都能够提高应变金属栅的效果。为了在金属栅中得到更大应力的薄膜,我们优化了物理汽相淀积氮化钛的工艺条件。在氮气流量大约6sccm,较高溅射功率和较薄膜厚的情况下我们得到了最大的压应力-6.5GPa。     

具有栅源间本征GaN调制层的AlGaN/GaN HEMT

为解决常规AlGaN/GaN高电子迁移率晶体管(HEMT)因源极电子注入栅极右侧高场区造成的雪崩击穿,并提高器件的击穿电压,提出了一种具有栅源间本征GaN (i-GaN)调制层的新型AlGaN/GaN HEMT结构.新结构器件在反向耐压时将调制层下方部分区域的二维电子气(2DEG)完全耗尽,扩展了沟道的夹断区,有效阻止了源极电子向栅极右侧高场区的注入.仿真结果表明,通过设置适当的调制层长度和厚度,器件的击穿电压可从常规结构的862 V提升至新结构的1086 V,增幅达26％.同时,GaN调制层会微幅增大器件的比导通电阻,对阈值电压也具有一定的提升作用.     

BCP的厚度对OLED性能的影响

设计了一种有机电致发光器件（OLED）结构：ITO／NPB（50nm）／BCP（x）／Alq3（50mm）／LiF（0．5mm）／Al（120nm）。在实验中改变BCP的厚度,调整电子和空穴的注入平衡,控制发光层（EML）。研究发现：当BCP的厚度为0nm时,器件为典型的双层OLED结构,光谱为绿色的Alq3特征光谱;当厚度为8nm或8nm以上时,发光区完全基于NPB层,器件为蓝色发光;当厚度在1nm到8nm时,NPB层和Alq3层对发光都有贡献,EL谱线包括蓝光发射和绿光发射。BCP层起到了调节载流子复合区域和改变器件发光颜色的作用,因此控制BCP的厚度可以改善器件的性能。     

氮化硅集成微腔光频梳器件关键制备技术(特邀)

微腔光频梳,又称微腔梳,是通过腔内四波混频过程产生的一种高相干宽谱的集成光源,有着优异的时频特性,可用于超精密分子光谱、相干通信、激光雷达、轻型化装备等测量应用,是基础科学、计量学及军事装备的重要工具,是一项颠覆性的技术。报道了一种集成氮化硅（Si₃N₄）微腔光频梳器件制备的关键技术,提出了一种方法平衡Si₃N₄的应力、厚度和化学计量之间的矛盾,以满足反常色散和减少双光子吸收的要求。利用这种改进的大马士革工艺微结构降低Si₃N₄厚膜的应力,减少应力缺陷对器件性能的影响,实现高品质Si₃N₄薄膜的可控制备。在微腔刻蚀工艺中,采用30 nm氧化铝牺牲层补偿掩模抗刻蚀能力,实现微环和波导侧壁粗糙度小于15 nm,满足了微腔高Q值的要求。经双光泵浦测量得到1 480~1 640 nm波段内的宽光谱高相干克尔光频梳。     

具有双绝缘层的有机薄膜晶体管

为了提高SiO2单绝缘层器件的性能,在SiO2绝缘层的表面用旋涂的方法制备一层大约50 nm厚度的PMMA.实验结果表明用无机/有机双绝缘层可以有效的提高器件的性能同时降低器件的漏电流.计算出了载流子迁移率和开关电流比,基于PMMA/SiO2双绝缘层器件的载流子迁移率和开关电流比分别是4.0×10-3cm2/Vs和104.     

用ZnS薄膜作为空穴缓冲层的高效率有机发光二极管

用磁控溅射方法制备的ZnS薄膜作为有机发光器件(OLEDs)的空穴缓冲层,使典型结构的 OLEDs(ITO/TPD/Alq/LiF/Al) 的发光性能得到改善.ZnS 缓冲层厚度对器件性能影响的实验结果表明,当ZnS缓冲层厚度为 5 nm 时,器件的亮度增加了2倍多;当ZnS缓冲层厚度为5、10 nm时,器件的发光电流效率增加40%.研究结果表明 ZnS 薄膜是一种好的缓冲层材料,它能够提高器件的发光效率,改善器件的稳定性.     

超薄HfN界面层对HfO_2栅介质Ge pMOSFET电性能的改进

通过在高k介质和Ge表面引入一层超薄HfN界面层,实验制备了HfO2/HfON叠层栅介质Ge MOS器件。与没有界面层的样品相比,HfO2/HfON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和高有效迁移率。因此利用HfON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的high-k/Ge界面质量有着重要的意义。     

Zn(BTZ)2发光层厚度对白色电致发光器件发光光谱的影响

制备了结构为ITO／TPD／Zn（BTZ）2Al的有机电致发光（EL）器件，经测试发现，Zn（BTZ）2发光层厚度对器件EL光谱有较大影响。当Zn（BTZ）2层厚度分别被控制在50和80nm时，EL谱中都只有1个峰，其峰值分别为580和470nm；当Zn（BTZ）2层厚度被控制在50～80nm时，EL谱同时出现470和580nm的2个峰，且它们的相对发光强度与Zn（BTZ）2层厚度也有关系，随着Zn（BTZ）2层厚度越接近80nm（或50nm）时，EL谱峰值为470nm的光就相对越强（或弱），峰值为580nm的光就相对越弱（或强）。通过调整Zn（BTZ）2层厚度，在65nm左右时得到色度较好的白光器件，其色坐标为（0．33，0．33）。为了研究器件的光致发光（PL）谱，制备结构为TPD／Zn（BTZ）2的有机薄膜，经测试发现，薄膜PL谱与Zn（BTZ）2层厚度无关，其光谱峰值在480nm处，与相关文献报道一致。对上述现象进行了分析。     

MoO3对有机太阳能电池性能影响的研究

采用MoO3作为阳极缓冲层,制备了结构为ITO/MoO3/P3HT/C60/Bphen/Ag的有机太阳能电池器件,研究了MoO3薄膜厚度对器件性能的影响。采用常用的等效电路模型,仿真计算得到MoO3缓冲层对器件串联电阻的影响。此外,测试了器件的吸收光谱,研究了MoO3缓冲层对器件光子吸收的作用。结果表明,在MoO3厚度为1 nm时,器件的短路电流密度、开路电压和填充因子都得到了提高。MoO3可以改善电极和有机层的界面接触性能,能够有效降低器件的串联电阻,提高载流子的传输和收集效率;同时,MoO3缓冲层透过率高,不会对器件的光吸收效率造成影响。