虚拟存贮系统的散列定址机构

一 引言 虚拟存贮器(VS)是一种具有自适应特性的、扩充程序空间的有效手段,它能广泛应用于各种型号的计算机系统中。 随着计算机在现代社会各个领域的不断渗透,诸如大规模分时系统和数据库系统的出现都对计算机存贮系统的地址空间提出了越来越大的要求。虚地址从IBMS/370的24位发展到CDC公司STAR-100的45位,目前这种趋势仍在继续。因此过去一直行之有效的将虚地址翻译成主存实地的定址机构如:段表、页表法,     

话说64位计算机

近几年,人们开始把目光投向64位计算机及其应用。一台64位计算机是一个由结构确定的、由系统能力限定的、进行64位字长操作的系统。包括对整数、浮点数、地址指针进行算术运算、逻辑运算与数据转换。计算机的基本特征在于它的速度、精度和容量,而这三者都与计算机结构的字长有关。也就是说,字长可以决定一台计算机计算的精确度。假设64位字长的浮点数中,尾数是48位,则理论上的截断误差是2,相当于精确到10。字     

CDC CYBER 200系列203型计算机系统

<正> 一、概说 CDC公司CYBER 200系列203型计算机系统(中央计算机)是一种大型的高速计算机,其特点包括流处理,虚拟寻址和硬件的宏指余。中央计算机的新型标量处理机采用的是大规模集成电路(LSI),用以提高标量处理性能。中央计算机拥有独立的标量处理机和向量处理机,它们能对1位,8位字节,32位或64位浮点操作数和向量元素进行顺序操作和并行操作。中央存聍器采用高性能的半导体存聍器,其中每个32位的半字都具有单错校正和双错检验,从而获得高的存貯完善性。虚拟寻址法采用了高速变换技     

多机之间数据传输预处理的实现

MPIA在紧耦合的多机系统各处理机之间，处理机和存储器之间实现大批量数据高带宽，快速传输，这种数据传输的本质不同于网络中利用网络协议进行的数据传输，也不同于专门的协处理器（Intel 82389 message passing coprocessor)的报文方法进行数据传输，它是用硬件实现的，数据带宽为64位。本文所介绍的内容，就是为满足快速传输大批数据的要求，将源处理机送来的按字节编址和字节计数转换为以64位数据为单位的长字地址及长字计数，并用硬件实现这种转换，设计简单，传输速率快，这种方法尤其适合于在多机系统上应用。     

CDC STAR-100的页面站

引言 GDC STAR-100是一台大容量、高速度、具有虚拟存储器的计算机系统,其中输入/输出与存储器之间的信息交换是由与主机分开的站来管理的。这样,它就能把整个计算功能划分为一些能与中央处理机并行操作的独立部分。这种方法也简化了中央处理机的设计,并使它能连接大量的存储装置和终端设备。站是由SGU(站控制器)和SBU(站缓冲器)组成。SCU是一台具有小型磁鼓和显示控制台的小型计算机,在它的机柜内装有电源和冷却设备。SBU是由容量为64K(K=1024)位组、高带宽的磁心存储器组成。     

数字计算机的高速乘法

引言本文介绍一种比布斯乘法快一到两倍的高速、并行的乘法运算的方法。快一倍的意思是对 n 个二进位数的乘法只用执行 n/2位的时间来完成。这种方法比通常采用的布斯乘法最多可以快到两倍,至少也不低于一倍,这由     

DJS-142计算机的微程序设计

本文概述了DJS-142计算机微程序控制器的设计方案。针对该机指令具有多组操作码和可变指令格式的特点,采用以微程序设计为主、以组合逻辑设计为辅的方案。用ROM器件实现微程序控制存储器。用PLA器件实现微地址编码器。由于充分利用PLA的可编程序寻址方式的特点、借助于适当地选择地址编码和计算机辅助设计手段进行逻辑压缩,使编址器所需的可编程序逻辑阵列(PLA)器件大为减少。因而整个设计显得比较规整、灵活和经济,且具有一定的可扩充性。     

基于改进的BOOTH编码的高速32×32位并行乘法器设计

采用了一种改进的基—4 BOOTH编码方案,设计了一种高速32×32-b定/浮点并行乘法器。乘法器电路利用CPL逻辑来实现。通过对关键延时路径中的(4:2)压缩器和64位加法器的优化设计,可以在20ns内完成一次乘法运算。乘法器的设计由0.45um的双层金属CMOS工艺实现,工作电压为3.3V,用于自适应数字滤波运算中。     

系统结构

系统简介 PDP-11是16位、通用、二进制补码运算的并行计算机。PDP-11是一个可变字长处理机,其直接地址为32768个16位字,或者65536个8位字节。所有系统构件之间的通讯在一条称为单总线的高速总线上完成。系统的标准特征是8个作为累加器、变址寄存器、地址指点器使用的通用寄存器,和一个自动优先中断系统。     

IPv4编址方案研究及其在校园网地址规划中的应用

本文详细论述了IPv4编址方案发展过程中采用的IP地址分类、划分子网和无分类编址CIDR三种技术的来历、技术实现及其对IP分组路由算法的影响.最后,依据实例具体阐述了无分类编址CIDR在校园网地址规划中的应用,并对应用前后的使用效果进行了对比分析.     

PDP-11指令摘要

自动间接增量自动减量自动间接减量变址间接变址程序计数器编址 (1或幻 @(R)+(R)是地址的地址: (R)+2 一(R)(R)一(1或2);(R) 是地址 @一(R)(R)一2;(R)是地址 的地址 x(R)(丑)+x是地址 @x(R)(R)·卜x是地址的地 址{MoDE}7{寄存器一7 立即 绝对 相对相对间接 林n@#A A @A操作数。跟随指令地址A跟随指令指令地址十4十X是地址指令地址十4十X是地址 的地址 图例 操作码 .=是一个字时为零/是一个 字节时为l 55=源字段(6位) DD二终点字段(6位) R=通用寄存器(3位),O~7 XXX=位移(8位),+127ee 一128 N=数(3位) NN=数(6位) 布尔 八=与 V=…     

ILLIAC Ⅳ计算机

为了以较低的成本得到很高的速度,ILLIAC Ⅳ的中央处理装置分成了四个可以执行单独指令组的控制器,每个控制器管理64个处理单元,总共有256个处理单元。每个处理单元可以作为一个运算和逻辑装置,具有它自己的2048字(每字64位)存贮器,并能和所有其它的处理单元发生联系。 由于运算和逻辑功能分配在256个处理单元上,因此ILLIAC Ⅳ可以同时完成很多类型数据结构的操作。根据这种平行机理,就要求处理单元本身是一台快速计算机:存贮器周期小于300ns;64位的浮点加法为250ns;二个64位数的浮点乘法为450ns。 然而,ILLIAC Ⅳ在目前尚未被程序编制者所“了解”。也就是说,还不能用某些高级语言写成程序,对机器的“内幕”也尚不清楚。为了充分利用ILLIAC Ⅳ这种平行机理,程序编制者必须对计算机的语言有一定的知识。当然,对ILLIAC Ⅳ的高级语言正在研制中,因此新的程序编制者将很容易地使用它。     

SMC WBR14-G无线路由器

SMC WBR14-G无线路由器采用银色金属材质．屏蔽性能比起外壳为塑料的产品而言要好很多．正面带有密集散热孔．在机身的侧面集成了四个10/100Mbps MDI／MDIX自适应端口和一个高速54Mbps无线访问节点(AP)．可无线访问支持包括802．1x认证，Wi-Fi保护访问(WPA)、MAC地址过滤和64/128位WEP加密在内的各种安全措施。     

CDC6600计算机系统

CDC6600是美国正在研制的世界上最大最快的计算机系统。该系统共用约五十万个硅晶体管组成八千个印制电路插件;用了八百多万个内径为19密耳(约0.48毫米)的磁芯组成了一个容量为131072个字(每字60位)的中央存储器及十个容量为4096个字(每字12位)的外围存储器。中央存储器是由32个容量为4096个字的存储体组成,工作周期为一微秒。 CDC6600计算机每秒可执行三百万条指令。各种基本运算速度如下(浮点运算及浮点双倍运算的速度相同):     

采用组合元件的军用微型计算机

据美国“电子学”杂志报导,现已制成一种采用组合元件的微型电子数字计算机 D 37 B。据称该机是美国空军接受生产设计的第一台微型机。达台机器用作火箭飞行的惯性制导,它将供“民兵”洲际导弹使用。机器采用“非与”(NAND)逻辑结构及程序控制。其存贮器用磁盘,输入输出用磁带等设备。磁盘转速为每分钟6,000转,容量为6,966个24位(二进位)的字。     

MU5多机系统

MU 5计算机是MU 5多机系统的中心计算机(见图1.1)。这个多机系统是作为一个整体设计的,操作系统和其它软件以最佳方式分布在几台计算机中。软件各部分之间的通讯是通过一个消息开关系统进行的,它可以在各计算机之间传送简短的控制信息和若干页数据。实现消息和数据传送的硬件是交换器(由一些“或”门构成),它允许在10个部件之间按64位宇并行传送,传送速率为64位/100毫微秒,信息流量为8千万字节/秒。     

基于ZigBee通信的微电网监控网络

为实现分布式发电微电网的灵活组网,将ZigBee应用到微电网监控网络中进行信息传输,提出一种将通信地址采用动态分配短地址附加虚拟短地址的方法,以进行微电网各单元地址唯一性识别。通过网络节点优先接入能量峰值高的信道方式,提高通信链路的可靠性。实验结果表明,动态分配短地址与虚拟短地址相结合能够正确识别现场设备的地址,与ZigBee设备出厂时分配的64位唯一地址相比,应用短地址能更有效减小通信中数据包的长度,网络测试证实其通信距离和数据传输稳定性满足微电网监控网络的需求。     

一部高速微程序控制的阵列处理机——APOLLO简介

“阿波罗”(APOLLO)阵列处理机是美国马萨诸塞州NO WOOD雷森数据公司产品,它对接在RDS-500计算机上。 它是一部由微程序控制的高速阵列处理机:有二个高速并行的运算部件AAU和AMU,它和RDS—500 机共享一个64K 内存(用二个存取口)。它除了执行高速迭代运算外还可以执行逻辑操作、除法、平方根等运算,可对实数和复数信息进行处理和分析。结构紧凑,功能强,适用于科研和地震资料处理等。现就“阿波罗”的指令和主要硬件组成作以简单介绍。     

计算机组成原理优秀教材中的两个错误

长期以来,国内流行的某些计算机组成原理方面的教材存在两个错误,其一是相联存储器不按地址寻址的问题,其二是多模块交叉编址存储器带宽的计算问题。本文对这两个错误进行分析和探讨。指出了(1)按地址寻址是相联存储器不可缺少的功能;(2)交叉存储器的带宽约为顺序存储器带宽的m倍,m为模块数。     

基于ETB的列车无线网络的编址寻址方法

随着列车网络技术的高速发展,无线通信将应用于下一代列车网络控制系统中。在IEC 61375 2-5协议基础上提出了以ETB(Ethernet Train Backbone)和ECN(Ethernet Consist Network)为基础的无线列车网络通信结构。针对终端设备之间因列车实际运行需要而进行跨ETB、ECN通信的需求,给出适用于轨道交通专用网络的地址转换（R-NAT）方法,保证跨编组子网之间通信不会出现IP冲突。针对传统编址寻址方式较为复杂的问题,提出了基于偏移量的IP编址方法,提高了编址寻址的速度和准确度。