时钟抖动对中频线性调频采样及脉冲压缩影响的研究

时钟抖动是模数转换过程中影响信号信噪比的最主要因素之一。该文从时域连续信号角度出发,按照高斯随机过程模型,分析了时钟抖动对基带和中频线性调频信号信噪比的影响并给出了近似公式。结合量化噪声的影响,可定量计算影响信噪比各因素之间的关系。仿真结果表明适用于模数转换后所得离散数字信号信噪比计算。合成孔径雷达经过脉冲压缩得到图像,为了抑制旁瓣需要使用窗函数加权,分析了时钟抖动在加窗前后对脉冲压缩时峰值旁瓣比和积分旁瓣比的影响。最后讨论了一些减小时钟抖动的具体措施。     

采样时钟抖动、相噪与输出SNR关系研究

射频数字化技术是软件无线电接收机理想实现形式,并随着高速、高分辨ADC技术的飞速发展在雷达、通信、电子战领域得到了广泛的应用。由于采样时钟对射频信号的卷积效应和采样折叠效应,采样时钟的性能将直接决定输出信号的SNR。文章对射频数字化采样时钟抖动、相位噪声与输出SNR关系进行了研究、仿真和试验,给出了不同应用场合和需求下时钟对抖动、相位噪声的要求,可用于指导射频数字化采样时钟的设计。     

基于线性调频信号的数模转换器时钟抖动误差分析

数模转换器的时钟抖动引起输出信号的误差,该误差会影响后继的信号处理.本文分析了数模转换器中输入为线性调频信号时,由时钟抖动引起的误差.首先给出了该误差平均功率表达式,然后根据该表达式推导出输出信噪比的近似计算公式,最后对影响信噪比的各种因素进行讨论,其中信号的带宽及时钟抖动参数的增大均会降低输出信噪比,而调频斜率的变化对输出信噪比影响较小,采样频率的增大可以在一定程度上提高信噪比.仿真结果验证了信噪比计算公式的正确性,并给出了信噪比随各种因素变化的趋势.     

带通采样时钟沿抖动对解调性能的影响分析

在中频直接采样系统中,采样时钟的抖动问题是带通采样的一个关键问题。研究了带通采样时钟抖动对系统的影响,介绍了带通采样时钟沿抖动的产生极其直观影响,分析带通采样时钟沿抖动对解调性能的影响,并仿真验证了理论分析的正确性。结合典型的调制编码方式对带通采样时钟沿抖动范围提出了要求,为带通采样的设计及实现提供了依据。     

时钟抖动对ADC性能的影响分析

时钟的孔径抖动是影响ADC动态性能的重要因素。分析了时钟抖动对ADC动态性能的影响,并对时钟抖动与相位噪声的关系进行了论述,给出了时钟抖动与相位噪声之间的换算方法,对于正确选择ADC的采样时钟具有指导意义。     

DDS线性调频信号时钟抖动误差分析

直接数字频率合成(DDS)是产生线性调频(LFM)信号常用方法,时钟抖动是影响其信号质量的因素之一.从时域出发,建立了由时钟抖动引起的DDS输出误差模型,推导出了抖动引起的LFM信号信噪比理论预测公式.分析指出随着时钟频率的提高,时钟抖动对信噪比的影响更加明显;当时钟抖动低于10 ps时,信噪比对时钟抖动的变化更为敏感.针对给定的信噪比要求和确知的LFM信号,给出了时钟抖动的限定公式,设计者可据此选择恰当的时钟源.最后,通过实验验证了理论推导的正确性.     

低抖动时钟调整器

该系列共有L M K03000、LMK03000C、LMK03001、LMK03001C及LMK02000等五款产品。它们的时钟范围为1～200MHz，可将时钟信号的抖动减低至0．2ps，内置高性能的整数N锁相环路核心、压控振荡器以及3个LVDS和5个LVPECL时钟输出。LMK03000C及LMK03001C都可将信号抖动减少至0．4ps RMS，     

高速ADC的低抖动时钟设计

本文首先分析了采样时钟抖动对ADC信噪比性能的影响,然后指出产生时种抖动的原因,最后给出了两种实用的低抖动采样时钟产生方案:基于低相位噪声VCO(压控振荡器)的可变采样时钟的产生及基于极低相位噪声温度补偿晶振的非可变采样时钟的产生。     

为您的转换器选择正确的时钟(2)—时钟信号分析

本文分析了用于ADC和DAC的时钟/时钟源/时钟驱动器的特点。     

基于ADC噪声分布的亚皮秒级时钟抖动测试方法

针对时钟抖动与ADC信噪比的关系,提出了一种基于ADC噪底能量分布的亚皮秒级时钟抖动的测试方法.通过建立ADC的采样误差模型,推导出时钟抖动引起的采样误差表达式,分析了时钟抖动造成的采样精度与采样频率上限,剥离出不同频点ADC噪声的成因,从而得到利用双频点采样的时钟亚皮秒级抖动测试方法.并对该方法进行了仿真和测试验证,结果显示GHz以上频率的时钟亚皮秒级抖动测试误差小于10 fs,表明该方法简洁、有效,具有很高的测试精度.     

可重构RF采样接收机中时钟抖动的影响

对可重构直接RF采样接收机(RDRFR)及相关技术进行了研究与分析。脉冲采样下变频技术在RDRFR接收机中起着至关重要的作用,其主要影响因子是时钟抖动。理论推导和仿真分析了时钟抖动对接收系统信噪比的影响,对比分析了RDRFR接收机与直接RF采样接收机信噪比的不同,仿真结果表明RDRFR接收机中其信噪比随输入频率的增加呈阶梯递减的趋势,并且随着采样频率的增加信噪比恶化愈严重。     

宽带数据采集系统的相位噪声分析

研究了宽带数据采集系统的相位噪声、信号频率和信噪比之间的关系。根据相位噪声的计算模型,推导出多载频信号和宽带信号相位抖动信噪比的计算方法,通过噪声的频谱可以看出,独立时钟相位的抖动噪声是均匀分布在整个采样频谱中的,过采样和滤波可有效改善其信噪比。理论结果表明线性调频信号的相位噪声可用宽带信号的模型计算,当信号的带宽较小时,完全可由单频信号的计算公式得出近似的结果。最后,仿真结果验证了该SNR算法的有效性。     

一种超宽带光电混合结构A/D转换器

现代宽带数字接收机对高性能模数转换器(ADC)的需求逐渐增大,而电子学ADC因载流子迁移速率限制无法实现超宽带直接数字采样.基于光子技术超宽带、超高速的特性,文章提出了一种光电混合结构的ADC技术.通过采用基于超短光脉冲的光学采样代替基于电子学半导体技术的采样/保持(S/H)电路来大幅提高采样带宽.采用时分复用及多通道...     

介绍一种抖动抑制电路

本文介绍了一种抖动抑制电路，可以对１￣３次群ＨＤＢ３／ＡＭＩ码进行抖动抑制，并给出了实验结果。     

基于参数模型的双谱估计在FSK信号检测中的应用

为克服低信噪比情况下的FSK信号检测问题,我们利用双谱能很好地抑制噪声,并且能充分地获取了隐含在数据中的信息的特性,采用了基于参数模型的双谱估计算法;同时为了更好地满足实时性以及数据流量的要求,在实际中采用了双谱估计与功率谱算法的双通道检测系统.仿真结果表明采用双谱估计算法能很好地解决小信噪比条件下的车载FSK检测问题,检测128路信号的处理时间为0.4秒之内,检测精度达到0.1 Hz.目前该技术现已成功运用到相关检测设备中.     

随机共振理论在微弱信号检测中的应用研究

本文介绍了随机共振的基本原理,通过数值仿真研究了对称双稳系统的随机共振现象,并将其用于微弱信号的检测。为了进一步提高检测信噪比,采用了系统参数寻优的方法。仿真结果证明了基于随机共振的微弱信号检测方法的有效性。最后,提出了几个需要解决的问题。     

基于FPGA高速并行采样技术的研究

介绍一种基于四通道ADC的高速交错采样设计方法以及在FPGA平台上的实现。着重阐述四通道高速采样时钟的设计与实现、高速数据的同步接收以及采样数据的校正算法。实验及仿真结果表明,同步数据采集的结构设计和预处理算法,能良好抑制并行ADC输出信号因相位偏移、时钟抖动等造成的失配误差。     

时钟抖动度量指标和测试方法概述

数字通信系统中,时钟抖动是影响通信质量的因素之一,在系统设计、设备研制、工程验收等各环节抖动指标是必须考虑的.本文介绍了通信中常用的抖动概念、分类、度量指标和测试方法,并对时钟设备抖动指标测试进行了描述.最后对抖动测试的发展方向进行了展望.