Lorenz混沌电路的一种新型设计方法

System Generator是一种新型的基于FPGA的信号处理建模和设计工具;文章首先介绍了System Generator的主要特色和设计流程,然后基于此工具给出了Lorenz混沌电路设计的一种新方案并将此方案在FPGA上得以实现,实验结果表明该方法具有操作简单、设计灵活、效率高等优点,最后给出了实验结果在保密通信领域的一个应用实例。     

基于System Generator的Rife算法的FPGA实现

在FPGA平台上应用System Generator工具实现了高精度频率估计Rife算法。不同于传统的基于HDL代码和IP核的设计方法,采用System Generator工具可以使复杂算法在FPGA中更快、更准确地实现。给出了Rife算法的描述和实现结构框图,并在System Generator和ISE环境中进行了仿真,验证了设计的正确性。     

基于System Generator的FFT算法的实现

System Generator for DSP是Xilinx公司开发的基于Simulink图形环境的DSP开发工具。利用System Generator工具,即使是没有多少FPGA设计经验的设计人员也能够快速开发出高性能的FPGA来实现DSP算法。本文介绍了一种采用XILINX公司的Virtex-2 Pro系列的FPGA芯片实现FFT算法的设计流程,并利用System Generator把FFT算法映射到FPGA资源中。实验表明：该方法具有操作简单、设计灵活、效率高等优点。     

数字图像处理中FPGA图形化编程设计

本文首先比较了现有的两种FPGA设计方法,重点介绍了图形化编程的优点,然后基于System Generator设计工具.以Sobel边缘检测算法为例,在Matlab/Simulink平台上构建了数字图像处理系统.将该算法进行图形化建模及在线仿真,并将设计结果编译为硬件描述语言（HDL）.最后对系统进行了功能验证和测试结果分析,讨论了图形化建模的直观处理结果、RTL级视图、实际消耗资源情况以及运行速度等情况.     

多步提升小波变换的FPGA实现

针对一步提升5/3小波变换分辨率低这一弊端,提出了多通道设计方案。该方案利用FPGA对数据并行执行的特性,基于System Generator建模工具,实现了5/3多步提升小波变换。仿真表明,多通道方案的小波变换具有速度快、分辨率高、易于维护和移植等特点。     

基于System Generator的QPSK数字调制器设计

载波同步是相干解调通信系统中必不可少的组成部分,常用锁相环技术予以实现。System Generator是一款理想的FPGA开发软件,它提供了FPGA和simulink仿真软件的接口,可以把simulink中的模型自动转换成位流文件,以便下载到FPGA中,实现FPGA硬件设计的自动化。采用数字锁相环技术,在simulink中利用System Generator建立QPSK调制系统的模型,并仿真以验证锁相环技术的性能。仿真结果表明,通过合理设置参数,数字锁相环能很好地获取同频同相的载波分量,实现通信系统的正确解调。     

基于FPGA的视频预处理系统的建模与仿真

为了提高基于FPGA的视频处理效果,降低FPGA处理视频的开发难度,结合使用开发工具System Generator和Accel-DSP,对基于IP的系统开发方法进行了研究,构建了一种视频预处理系统模型。利用双线性插值算法进行Bayer格式图像的彩色还原,通过中值滤波器模块降低图像噪声,来提高图像整体画质。研究基于FPGA的DSP开发新方法,利用已有模块和AccelDSP开发的新模块,系统地设计整个模块。最后,以实例展示了基于System Generator的模型,验证了该方法的可行性和有效性。     

基于System Generator的GPS快速捕获算法的实现与验证

目前在GPS接收机中,对码的捕获一般有两种方法:串行搜索方法和并行搜索方法。串行搜索方法硬件实现简单,但其捕获时间较长,计算量大,完成一个码搜索需约2分钟左右时间。导航接收机需要较高的数据更新率,这就要求捕获时间变得更短。重点研究在SDR(Software Defined Radio)平台上通过FFT实现频域并行快速捕获算法。使用Xilinx公司的系统级建模工具System Generator完成对XCVFX60FF1152这款V4系列的FPGA芯片编程,完成了频域捕获算法的硬件实现,并验证了结果的正确性。     

一种简易的UART IP核的设计与实现

文章主要介绍一种简易通用的UART IP核的设计。UART作为一种短距离、低成本通信的串行传输接口,随着嵌入式系统的迅速发展,已成为SoC(System on Chip)芯片中的一个重要部件,在数字通信中得到了广泛的应用。本设计在对UART的串行通信协议进行详细分析的基础上,采用Verilog HDL语言对ALTERA的Cyclone系列FPGA进行设计,用一片FPGA实现了UART的发送、接收和波特率发生等功能,并验证了结果。这种灵活的设计方法使整体设计紧凑、小巧,提高了系统的兼容性,节约了硬件成本,具有较强的推广价值。     

基于FPGA的变速跳频通信处理器的设计与实现

基于软件无线电体系结构,在传统常规跳频系统的基础上,引入变速跳频机制,设计了一种变速跳频系统方案。结合常规跳频系统的设计方法,完成了变速跳频系统中各关键模块的设计,并利用Xilinx公司推出的用于数字信号处理的系统生成器(system generator)设计工具,在现场可编程门阵列(FPGA)平台上对系统中的核心变速跳频通信处理器模块进行建模设计和仿真验证,仿真实验结果表明,该方案设计合理可行,对变速跳频系统的设计开发具有一定的参考价值。由于采用面向模型的开发工具System Generator,相比于传统的语言开发设计过程,可大大缩短开发周期,节约成本。     

A reconfigurable platform for evaluating the performance of QoS networks

Nowadays, high performance System and Local Area Networks (SAN/LAN) have to serve heterogeneous traffic consisting of information flows with different bandwidth and latency requirements. This makes it necessary to provide Quality of Service (QoS) and optimize the design of network components.In this paper we present a hardware tool designed to analyze the performance of QoS networks, under given traffic conditions and server models. In particular, a reprogrammable multimedia traffic Generator/Monitor platform has been built. This permits prototyping the communication system of a high speed LAN/SAN on a single FPGA device. Hence, it can be used at design to produce more efficient devices. To illustrate the applicability of the platform we have used the Simple Multimedia Router (SMMR), an existing proposal to provide QoS.The modular structure of the tool and the fact that it has been implemented on an FPGA using a high level hardware programming language makes it flexible, scalable and easy to reconfigure. Besides, the architecture and implementation can be adapted to be used in more recent QoS NoC environments.     

基于SOPC的实时目标跟踪系统设计及实现

实时目标跟踪系统的实现是基于System Generator[1]系统来搭建实时的目标跟踪算法,编译生成VHDL/Verilog代码,在ISE集成软件环境中进行综合、实现,设计出一种基于SOPC的实时目标跟踪系统。系统采用处理速度较快的FPGA芯片,利用数字图像处理和数字信号处理技术,实现对目标进行智能检测、提取、识别和跟踪等目的。     

基于现场可编程门阵列的新型可编程逻辑控制器在线调试技术

针对基于现场可编程门阵列(FPGA)的新型可编程逻辑控制器(FPGA based PLC)的在线监控问题,提出了泛化的基于FPGA技术对嵌入式片上系统(SoC)进行在线监控的方法。该方法设计了一个FPGA片上通信系统,系统内部固化基于UART的ModBus通信协议栈,通过串口与计算机上位机进行通信;采用双口RAM(DRAM)作为与监控对象间共享的数据缓存区,通过中断机制实现缓存数据的同步交换。性能分析结果表明,该方法将SoC处理监控通信的时间百分比降低至0.002%,确保了监控数据传送的实时性,且使SoC能够获得更佳控制性能。在Altera的cycloneⅡ系列芯片开发板上验证了方案的可行性。     

基于Xilinx System Generator的PID算法快速硬件实现

介绍了利用Xilinx System Generator平台构建模型化数字PID控制算法,并通过FPGA将数字PID算法结合传感器与实际硬件控制对象快速建立控制模型,构成完整的闭环控制。通过对控制效果的实验验证,证明了其控制方法的可行性。     

面向Web应用的报表管理系统生成器

结合“辽河流域水环境管理技术综合示范”项目, 研究面向Web应用的多个业务系统的报表管理系统生成器生成报表的问题。详细描述了报表管理系统生成器的基本架构, 介绍了基于Cell插件设计报表模板的基本思路, 同时提出其相应的函数库模块, 最后具体研究报表的扩展模型, 提出其算法, 以便检查表达式循环依赖, 并完成客户端和服务器端的数据交互。报表管理系统生成器已经初步实现, 可以很好地适应中国式报表格式复杂的特点, 生成满足不同行业用户需求的报表。     

基于System Generator的FIR数字滤波器的设计与实现

数字滤波器的功能是对输入离散的数字信号进行运算处理,以达到改变信号频谱的目的。System Generator是基于定点的仿真系统。的本设计内容全部基于System Generator。首先由DDS（Direct Digital Synthesizer数字信号发生器）生成正弦波信号,之后加入高斯白噪声,将信号通过两种结构的数字滤波器进行滤波,随后将程序下载至FPGA中,通过DA将信号输出,最后在比较两种滤波器的在硬件平台上的实际性能以及消耗资源情况。