用DSP快速实现自适应滤波器算法

自适应游波器可对信号实现最优的滤波效果。简要介绍了自适应滤波器LMS算法，并结合TI公司的C54X DSP特点阐述了算法的实现过程，以及在编程中时程序代码的优化。通过时一段音频信号的仿真实验证明：时由适应滤波器算法的代码优化使得滤波器的整体滤波效率有了很大的提高。     

数字PID控制算法在信号发生器功率控制中的研究

重点研究数字PID控制算法用于信号发生器的功率控制,利用PID先进的控制算法,提高信号发生器输出功率的稳定性和可靠性.在深入分析了增量式数字PID算法流程的基础上,给出了信号发生器功率控制框图模型,利用Matlab从理论上进行了可行性仿真,并从实际硬件电路验证了增量式PID控制算法在跟踪和稳定信号发生器输出功率的过程是一种闭环式的控制过程,实现简单,控制效果良好而且不易振荡.     

Low-Power Parallel Video Compression Architecture for a Single-Chip Digital CMOS Camera

A low-power, large-scale parallel video compression architecture for a single-chip digital CMOS camera is discussed in this paper. This architecture is designed for highly computationally intensive image and video processing tasks necessary to support video compression. Two designs of this architecture, an MPEG2 encoder and a DV encoder, are presented. At an image resolution of 640 × 480 pixels (MPEG2) and 720 × 576 (DV) and a frame rate of 25 to 30 frames per second, a computational throughput of up to 1.8 billion operations per second (BOPS) is required. This is supported in the proposed architecture using a 40 MHz clock and an array of 40 to 45 parallel processors implemented in a 0.2 m CMOS technology and with a 1.5 V supply voltage. Power consumption is significantly reduced through the single-chip integration of the CMOS photo sensors, the embedded DRAM technology, and the proposed pipelined parallel processors. The parallel processors consume approximately 45 mW of power resulting a power efficiency of 40 BOPS/W.     

浅谈数字信号处理器

本文对数字信号处理器进行了概括和分析，涉及了数字信号处理器的发展，并结合其软硬件特点，讨论了数字信号处理器的优势，提出了数字信号处理器现阶段所面临的问题和挑战。     

高性能通用数字信号处理器指令分配

介绍了一种高性能通用数字信号处理器(DSP)指令分配技术及硬件实现方法,该技术是BWDSP100——中国第一款从指令集、体系结构到设计实现都完全自主的通用信号处理器的内置关键技术,主要解决总线分配与占用的问题。其功能是将接收到的各种不同的指令分配到相应的运算处理单元,或者将指令需要传输的数据分配到数据传输通道。文章对实现方法步骤进行了详细说明,最后给出了仿真实验结果,该技术在DSP器件内部高度集成的实用电路中真实可行。     

一种基于数字信号处理器的媒体处理器结构及设计

设计了一种针对图像、音频、视频等多媒体数据的处理新型结构的媒体处理器。该媒体处理器由一个通用数字信号处理器及多媒体协处理器构成,其指令集包含了通用的数字信号处理指令及扩展的多媒体处理指令。多媒体协处理器中包含了多个专用于多媒体处理的功能模块,可以加速多媒体处理的进行。该媒体处理器具有强大的多媒体处理能力,可实现对JPEG压缩图像、MP3音频流或MPEG2的MP@ML级别的压缩视频流的实时解码。     

数字信号处理器芯片新进展

数字信号处理器(DSP)芯片及其应用近年来得到了飞速发展.简单地介绍了这一领域的领头羊德州仪器(TI)公司和模拟设备(AD)公司的几代DSP芯片的性能,重点比较了两公司市场上具有最高性能的浮点DSP产品:TI 的TMSC6701和AD 的ADSP-21160.     

基于ADSP-TS201S的双片DSP处理器并行工作的软件实现

介绍了一种基于ADI公司的双片ADSP-TS201S型DSP芯片的数字信号处理器并行工作模式的设计.采用EPROM加载和链路口加载的方式分别对主片和从片进行程序的引导加载.简单介绍两片DSP的分工工作模式:其中主片DSP可以用于与外部进行数据交互通信和对双片DSP的控制管理;从片DSP可以专用于整个系统核心算法的实现.两片DSP通过DMA中断进行算法的同步以保证整个系统的实时运转.大致介绍系统构成,远程管控的实现方式.详细介绍主片的远程参数数据库和核心算法程序的更新所采用的设计方法.主片接收外部传递的信息及数据采用中断模式进行.     

步进频率连续波探地雷达数字信号处理机

设计实现了一种超宽带步进频率连续波探地雷达数字信号处理机。处理机以TS201芯片为处理核心,采用了分布式存储和独立总线结构,利用link口实现处理器间和板间高速数据交换。基于处理板结构设计实现了信号处理算法流程。该步进频率探地雷达信号处理从流程上划分为数据整合与回波预处理、合成孔径成像、图像增强与杂波抑制和跟踪检测四个模块,可实时输出雷达图像和检测结果。该处理机成功地应用于某探地雷达系统,运行稳定。     

Some Theoretic Results on a Digital EMG Signal Processor

As is well known, a general EMG signal processing scheme includes a prewhitening filter, a v-order detector, a smoothing filter, and a relinearizer. In this paper, a theoretical analysis of such a scheme is carried out, including a detector characteristic which presents a logarithmic behavior.     

国产高性能通用数字信号处理器的DEMO板设计

为了向用户演示高性能芯片BWDSP100,设计了一款DEMO板。通过该板可以向用户演示芯片的功能、性能等。板卡采用经典FPGA+DSP结构,处理功能强大,控制灵活。在设计过程中,贯彻以用户为中心的设计思想,不仅做到让用户使用方便,还要全面演示芯片。     

数字信号处理器分布式寄存器的写回设计

针对分布式寄存器文件应用于高性能超长指令字（VLIW）数字信号处理器而造成的分支流水线与写回控制信号的同步问题,提出了一种面向分布式本地寄存器文件的写回策略。其中包括指令执行周期的产生,写回信号缓存以及写回控制单元。采用了面积功耗性能评估方法,结果证明了该策略能充分发挥分布式寄存器文件在功耗方面的优势,相对于运用集中式寄存器文件可以减少50％的功耗,同时对于传统流水线写回控制方法可以节省60％的面积开销。     

A High Performance LSI Digital Signal Processor for Communication

This paper describes a newly developed CMOS LSI DSP (FDSP3). It has a powerful multiplier, which operates at a rate of 10 M-operations/s, almost twice as fast as the fastest existing LSI DSP's. Some key techniques to attain these high performance characteristics of the DSP are described. Suitable memory capacities of the RAM and ROM were analyzed as a function of the operational capability of the DSP. These were reflected in the design of the FDSP3. To assist in the development of the program, support tools have been developed. A Pascal based cross compiler and an on-line debugging tool are described in some detail.     

数字信号处理器中FFT的实现

本文深入探讨了FFT算法的特点,并对FFT算法在DSP上的实现方法进行了详细的分析.通过分析阐述并总结了利用DSP实现FFT算法的步骤及规律.     

第一讲数字信号处理器概论

IC技术讲座是本刊2005年推出全新的技术类栏目。为了让工程师在设计开发中完善和拓展基础理论与系统知识，丰富应用经验，中电网同清华大学等北京知名院校共同创办了这个栏目，特约知名学者、教授以及著名半导体公司的应用工程师撰写，以系列讲座的方式对热点IC技术进行全面而系统的介绍，涵盖最新技术要点。最先开设的讲座将围绕三大课题：DSP、FPGA和嵌入式系统，每个课题都将连载6期。本期课题从数字信号处理器开始。     

TMS320C50数字信号处理器的特点及应用技巧

本文介绍了ＴＭＳ３２０Ｃ５０的特点，并结合作者的使用心得从ＴＭＳ３２０Ｃ５０中断的使用流水线的保护等五个方面探讨了ＴＭＳ３２０Ｃ５０的使用技巧。     

TI数字信号处理器的ROM自举

主要讨论TI TMS320C6200系列通用数字信号处理器的芯片自举（boot)方式，针对开发者在实现自举时可能遇到的困难，给出了ROM自举的具体实现方法。     

DSP数字信号处理器发展及应用简介

本论文简单介绍了DSP数字信号处理器的发展和应用 ,以及作为使用DSP来开发应用程序的软件平台CCS软件系统     

Analysis of a Digital EMG Signal Processor in Dynamic Conditions

The performances of digital electromyographic signal processors in dynamic conditions are determined by evaluating the root-mean-square value of the estimation error, including bias and variance of the estimates. The results thus obtained are valid for a wide class of myoprocessor schemes. The analysis has been used to optimize myoprocessors with moving-average smoothing filters, the length of which will be adapted to the local variability characteristics of the force in order to obtain a minimum overali estimation error.     

一种数字信号处理器的动态功耗管理方案

动态功耗管理是一种系统级低功耗设计技术，降低功耗的思路是根据系统当前负载动态调整时钟频率或者关闭时钟。文章以数字信号处理器为模型，提出了一种系统属性可调节的动态功耗管理方案，它支持通过软硬件配合对功耗进行灵活的动态管理，其管理策略采用了适应性预测算法，并引入非确定性因子。实验结果表明，该方案可以大大降低数字信号处理器的功耗。