高压功率MOSFET结终端保护技术及其组合优化设计

场板与场限环是用来提高功率MOSFET抗电压击穿能力的常用结终端保护技术,文章将分别介绍场板与场限环结终端保护技术各自的特点和耐压敏感参数,通过场板和场限环的互补组合来优化设计一款高耐压的VDMOS器件结构,最后采用ATHENA(工艺模拟)和ATLAS(器件模拟)工具来仿真验证优化设计的结果。     

700V VDMOS终端结构优化设计

基于垂直双扩散金属氧化物(VDMOS)场效应晶体管终端场限环(FLR)与场板(FP)理论,在场限环上依次添加金属场板与多晶硅场板,并通过软件仿真对其进行参数优化,最终实现了一款700 V VDMOS终端结构的优化设计。对比场限环终端结构,金属场板与多晶硅复合场板的终端结构,能够更加有效地降低表面电场峰值,增强环间耐压能力,从而减少场限环个数并增大终端击穿电压。终端有效长度仅为145μm,击穿电压能够达到855.0 V,表面电场最大值为2.0×105V/cm,且分布比较均匀,终端稳定性和可靠性高。此外,没有增加额外掩膜和其他工艺步骤,工艺兼容性好,易于实现。     

一款700 V VDMOSFET结终端结构设计

为了提高功率器件结终端击穿电压,节约芯片面积,设计了一款700 V VDMOSFET结终端结构。在不增加额外工艺步骤和掩膜的前提下,该结构采用场限环-场板联合结终端技术,通过调整结终端场限环和场板的结构参数,在151μm的有效终端长度上达到了772 V的击穿电压,表面电场分布相对均匀且最大表面场强为2.27×105V/cm,小于工业界判断器件击穿场强标准(2.5×105 V/cm)。在保证相同的击穿电压下,比其他文献中同类结终端结构节约面积26%,实现了耐压和可靠性的要求,提高了结终端面积的利用效率。     

高压IGBT线性变窄场限环终端设计

为使3300 V及以上电压等级绝缘栅双极型晶体管(IGBT)的工作结温达到150℃以上,设计了一种具有高结终端效率、结构简单且工艺可实现的线性变窄场限环(LNFLR)终端结构。采用TCAD软件对这种终端结构的击穿电压、电场分布和击穿电流等进行了仿真,调整环宽、环间距及线性变窄的公差值等结构参数以获得最优的电场分布,重点对比了高环掺杂浓度和低环掺杂浓度两种情况下LNFLR终端的阻断特性。仿真结果表明,低环掺杂浓度的LNFLR终端具有更高的击穿电压。进一步通过折中击穿电压和终端宽度,采用LNFLR终端的3300 V IGBT器件可以实现4500 V以上的终端耐压,而终端宽度只有700μm,相对于标准的场限环场板(FLRFP)终端缩小了50%。     

一种500V终端结构的设计与优化

设计了一个500 V纯场限环终端结构.在保证击穿电压的前提下,为了尽可能减小终端结构所占的芯片面积,适当调整场限环终端的结构参数,添加金属场板,形成场限环-场板联合边端结构,界面态电荷对器件性能的影响也得到改善.采用场限环-场板结构的终端,实现了539 V的击穿电压,并缩短了17.2μm的边端宽度,相应节省了14％的宽度.     

一种高压功率器件场板技术的改进与设计

为了解决功率器件高击穿电压与减小表面最大电场需求之间的矛盾,提出了一种高压功率器件终端场板改进方法。通过调节金属场板和多晶硅场板的长度,使金属场板覆盖住多晶硅场板,最终使得两者的场强相互削弱,从而减小表面最大电场。采用TCAD(ISE)软件对该结构进行仿真验证,结果表明该结构能够在保证高耐压的前提下减小表面最大电场。基于所提方法,设计出了一种七个场限环的VDMOSFET终端结构,其耐压达到了893.4 V,表面最大电场强度只有2.16×10⁵ V/cm,提高了终端的可靠性。     

一款800V VDMOS终端结构的设计

设计了一款800 V VDMOS终端结构,采用场限环(FLR)与场板(FP)相结合的方式,在场限环上添加多晶硅场板与金属场板,有效地降低了表面电场峰值。通过调整终端结构,在135μm的有效终端长度上实现了848 V的击穿电压,最大表面电场为2.34×105 V/cm,小于工业界判断器件击穿场强标准(2.5×105 V/cm),且电场分布比较均匀,终端结构的稳定性和可靠性高。     

PDP扫描驱动芯片中高压VDMOS器件的设计

PDP扫描驱动芯片完成高低压转换和功率输出,要求器件耐压170v.本文基于BCD工艺,提出了高压器件VDMOS的结构,采用了不附加工艺的场板和场限环两种终端结构提高器件耐压,并利用器件模拟软件MEDICI进行了仿真验证,得到了优化的器件结构参数.     

沟槽负斜角终端结构的耐压机理与击穿特性分析

对常用的场限环(FLR)和正、负斜角终端结构的耐压机理进行了简要分析,讨论了其结构参数的优化方法.基于GTR台面终端结构,在功率MOSFET中引入了一种类似的沟槽负斜角终端结构.利用1SE软件对其耐压机理和击穿特性进行了模拟与分析.结果表明,采用沟槽负斜角终端结构会使功率MOSFET的耐压达到其平行平面结击穿电压的92...     

一种高压4H-SiC二极管改进场限环结终端结构

设计了一种用于3.3 kV4H-SiC肖特基二极管的场限环(FLR)结终端保护结构。该结终端保护结构是通过在高能离子注入形成二极管p+有源区的同时在结边缘形成多个不同间距的p+场限环来实现的,以避免多次离子注入。借助半导体数值仿真软件Silvaco,对制备二极管所用的4H-SiC材料外延层耐压特性进行了仿真验证;对场限环的环间距和场限环宽度进行了优化,形成由34个宽度5μm的场限环构成的场限环结终端结构。以此为基础,采用4英寸(1英寸=2.54 cm)n型4H-SiC外延片成功制备了3.3 kV4H-SiC二极管器件。简述了制备工艺流程,给出了部分关键工艺参数。对二极管芯片进行了在片测试和分析,反向漏电流密度1 mA/cm2时的击穿电压约为3.9 kV,且70%以上的二极管耐压可达到3.6 kV以上,验证了这一场限环结终端的可行性。     

MOS型硅功率器件平面终端结构

本文介绍了MOS型硅功率器件在平面工艺条件下常用的电场限制环以及场板终端结构的基本设计理论和设计方法,讨论了这两种结构的优化设计的一般原则。在此基础上探讨了平面工艺p-n结终端技术发展所面临的课题。     

FRED的特性参数及其外延材料的研制

随着绿色节能产品的发展,高频开关电源的应用越来越深入和广泛。高频大功率开关电路中主开关器件与快恢复二极管(FRED)配合使用,性能良好的FRED对提高开关电源的总体性能是至关重要的。文章对FRED的特性参数给出详细的描述,对一些关键参数与外延层的关系进行了探讨。依据FRED对外延片的特殊要求,选用缺陷低和特殊背损的衬底片,采取特殊外延工艺技术,减少外延层缺陷,使片内均匀性达到2%以下。     

500V VDMOS功率器件终端结构设计

本文论述了VDMOS器件的一种场板-分压环结合的终端结构。对1.5A/500V功率器件进行了分析和设计,并给出了终端电场分布的模拟结果。投片试制结果与设计预期参数相符。     

硅材料功率半导体器件结终端技术的新发展

综述了硅材料功率半导体器件常用结终端技术的新发展.介绍了场板、场限环、结终端延伸、横向变掺杂、深槽、超结器件的终端等一系列终端技术发展中出现的新结构、新原理和新数据,并对其优缺点与适用范围进行了说明.     

FRED-fair random early detection algorithm for TCP over ATMnetworks

The authors present the FRED (fair random early detection) algorithm as a congestion control mechanism for TCP over ATM networks. The FRED algorithm enhances the RED gateway algorithm, by using the fact that TCP connections should be allocated buffer space in proportion to their bandwidth-delay products. Through simulation, the effectiveness of the proposed FRED algorithm is shown as compared with the drop-tail and the original RED algorithms     

功率半导体器件的场限环研究

分析了场限环结构原理,总结了影响击穿电压的相关因素.采用圆柱坐标对称解进行分析,讨论了给定击穿电压情殚况下场限环结构的电场分布和峰值电场表达式及各种确定场限环个数的方法的.最后用流行的2-D半导体器件模拟工具MEDICI对器件终端进行相关模拟,尤其是表面电荷对带场限环的击穿电压和优化环间距的影响做了大量的分析模拟.得出的结论与文献中的数值模拟结果相符合,对设计优化场限环有一定的指导性.     

Back side optical beam induced current method for the localization of electric field enhancements in edge termination structures of power semiconductor devices

Planar edge termination structures of power semiconductor devices reduce the high electric potential close to the sawed physical edges. Careful design of field ring diffusions and metallized field plates are, however, required to avoid local electric field enhancements that could lead to premature breakdown. It has been shown that back side optical beam induced current (BS-OBIC) measurement offer a means to experimentally probe electric field distributions in termination structures that are optically inaccessible due to metallized field plates.     

浅析IEC 61000-4系列中的三种磁场抗扰度测试

该文分别介绍了IEC 61000-4系列中的工频磁场、脉冲磁场、阻尼振荡磁场抗扰度的原理、适用范围和测试方法,简单比对了这几种磁场抗扰度测试方法之间的差异,总结了在实际测试过程中需要注意的问题.     

Multi-scale fusion residual encoder-decoder approach for low illumination image enhancement

The sensing light source of the line scan camera cannot be fully exposed in a low light environment due to the extremely small number of photons and high noise, which leads to a reduction in image quality. A multi-scale fusion residual encoder-decoder (FRED) was proposed to solve the problem. By directly learning the end-to-end mapping between light and dark images, FRED can enhance the image's brightness with the details and colors of the original image fully restored. A residual block (RB) was added to the network structure to increase feature diversity and speed up network training. Moreover, the addition of a dense context feature aggregation module (DCFAM) made up for the deficiency of spatial information in the deep network by aggregating the context's global multi-scale features. The experimental results show that the FRED is superior to most other algorithms in visual effect and quantitative evaluation of peak signa-to-noise ratio (PSNR) and structural similarity index measure (SSIM). For the factor that FRED can restore the brightness of images while representing the edge and color of the image effectively, a satisfactory visual quality is obtained under the enhancement of low-light.