一种适合制作CMOS的SiGe PMOSFET

在通常适合于制作埋沟SiGe NMOSFET的Si/弛豫SiGe/应变Si/弛豫SiGe缓冲层/渐变Ge组分层的结构上,制作成功了SiGe PMOSFET.这种SiGe PMOSFET将更容易与SiGe NMOSFET集成,用于实现SiGe CMOS.实验测得这种结构的SiGe PMOSFET在栅压为3.5V时最大饱和跨导比用作对照的Si PMOS提高约2倍,而与常规的应变SiGe沟道的器件相当.     

一种适合中小型电视台的非线性制作网络

电视节目的采编播是各级电视台的工作重点 ,目前还有许多地市电视台播发各县新闻是靠县里快送磁带来实现的。而传统的节目制作离不开繁琐的磁带搜索工作 ,不论是模拟复合 ,还是模拟分量制作 ,要达到广播级水平的视音频制作就必须投入昂贵的编辑录像机和特技系统 ,其多代复制性能差 ,实现特技效果难 ,运行成本高等制约着电视节目的制作水平。如何提高工作效率和质量是各级电视台面临的一个重大课题。随着计算机专业多媒体技术的迅速发展 ,非线性编辑系统日趋成熟 ,越来越多的电视节目以数字形式进行编辑与存储。这使得计算机网络技术在电视后…     

一种高精度CMOS晶体振荡器

分析了晶体振荡器的等效模型和工作原理,设计了一种新型高精度CMOS晶体振荡器,主要包括偏置电路、放大电路、限幅电路。核心的放大电路工作在Class AB状态,能在功耗与起振时间之间进行折中。限幅电路能限制输出信号的幅度。基于0.5 μm标准CMOS工艺进行设计与验证,版图尺寸仅为500 μm×200 μm。后仿真结果显示,当电源电压为5 V时,该振荡电路的振荡频率为24.05 MHz,平均电流为480 μA,起振时间为0.8 ms。     

一种新型的CMOS温度传感器

提出了一种采用标准CMOS工艺制造的全CMOS电路结构温度传感器的理论及其电路设计.采用CSMC0.6μm的数模混合工艺仿真,结果表明该传感器在-40～125℃的温度范围内,温度灵敏度为-1.15μA/℃.芯片实测,温度灵敏度为-0.99μA/℃.5V供电时,静态功耗为1.5mW,芯片面积为0.025mm2.该传感器的特性表明它非常适用于高容量的集成微系统,在汽车电子、石油采集、生物医学等领域有着广阔的应用前景.     

一种新型的CMOS温度传感器

提出了一种采用标准CMOS工艺制造的全CMOS电路结构温度传感器的理论及其电路设计.采用CSMC0.6μm的数模混合工艺仿真,结果表明该传感器在-40～125℃的温度范围内,温度灵敏度为-1.15μA/℃.芯片实测,温度灵敏度为-0.99μA/℃.5V供电时,静态功耗为1.5mW,芯片面积为0.025mm2.该传感器的特性表明它非常适用于高容量的集成微系统,在汽车电子、石油采集、生物医学等领域有着广阔的应用前景.     

一种CMOS频率比较电路

本文介绍的CMOS频率比较电路,电路简单、可靠、调节方便,可用于频率、转速等电量或非电量的监测。一、工作原理基本原理电路见图1(α),它由CMOS集成电路4538和4013组成。图中,4538是可重复触发和可复位的双单稳多谐振荡器,可由输入脉冲的正沿或负沿触发(图中接成正沿触发形式),输出脉冲的宽度与精密度仅取决于外接RC元件,脉冲宽度T_r=RC,其值可在10μs～∞范围调节。4013为双D触发器。电路的工作原理可由图1(b)说明。若输入脉冲的周期T小于单稳电路的暂态时间T_r,即Tf_r)的情况下,单稳的暂态尚未结束,下一个触发脉冲就已到来,则D触发器的输出端Q为高电平。反之,当输入脉冲的周期T大于单稳电路的设定时间T_r,即T>T_r(或f相似文献   

一种CMOS电荷泵电路的设计

本文采用SMIC 0.18m CMOS工艺分析设计了一种CMOS电荷泵电路,电路采用PMOS与NMOS构成的互补CMOS开关,有效地减小了电流失配、电荷泄漏、开关效应等电荷泵的非理想效应。仿真结果现实,在1.8V电源电压条件下,输出电压线性度良好,电荷泵电路的静态功耗仅为1.44m W;电荷泵上拉和下拉电流变化较小,电流失配率约为1.3%。     

一种高性能CMOS电荷泵的设计

设计了一种用于电荷泵锁相环的CMOS电荷泵电路。电路中采用三对自偏置高摆幅共源共栅电流镜进行泵电流镜像,增大了低电压下电荷泵的输出电阻,并实现了上下两个电荷泵的匹配。为了消除单端电荷泵存在的电荷共享问题,引入了带宽幅电压跟随的半差分电流开关结构,使电荷泵性能得以提高。设计采用0．18-μm标准CMOS工艺。电路仿真结果显示,在0．35V到1．3V范围内泵电流匹配精度达0．9％,电路工作频率达250MHz。     

一种CMOS模拟加法器的设计

本文采用CSMC 0.5m混合CMOS工艺分析设计了一种适合于DC-DC电源管理系统的模拟加法器,并通过仿真验证。仿真结果显示,CMOS模拟加法器获得非常好的性能特性,适合于DC-DC电源管理系统。     

SiGe SOI CMOS特性分析与优化设计

基于全耗尽SOI CMOS工艺，建立了具有SiGe沟道的SOI MOS器件结构模型，并利用ISE TCAD器件模拟软件，对SiGe SOl CMOS的电学特性进行模拟分析。结果表明，引入SiGe沟道可极大地提高PMOS的驱动电流和跨导（当Ge组分为0．3时，驱动电流提高39．3％，跨导提高38．4％），CMOS电路的速度显著提高；在一定的Ge总量下，改变Ge的分布，当沟道区呈正向递减式分布时，电路速度最快。     

SiGe沟道SOI CMOS的设计及模拟

在 SOI(Silicon on Insulator)结构硅膜上面生长一层 Si Ge合金 ,采用类似 SOICMOS工艺制作成具有Si Ge沟道的 SOICMOS集成电路。该电路不仅具有 SOICMOS电路的优点 ,而且因为 Si Ge中的载流子迁移率明显高于 Si中载流子的迁移率 ,所以提高了电路的速度和驱动能力。另外由于两种极性的 SOI MOSFET都采用 Si Ge沟道 ,就避免了只有 SOIPMOSFET采用 Si Ge沟道带来的选择性生长 Si Ge层的麻烦。采用二维工艺模拟得到了器件的结构 ,并以此结构参数进行了器件模拟。模拟结果表明 ,N沟和 P沟两种 MOSFET的驱动电流都有所增加 ,PMOSFET增加得更多一些     

SiGe CMOS结构模拟分析

提出一种新的SiGe CMOS结构,用Medici软件对该结构进行二维模拟,分析应变SiGe层、弛豫SiGe层中Ge组份,δ层掺杂浓度以及Si"帽"层厚度等结构参数对SiGe CMOS电学性能的影响.最后,给出该结构组成的反相器传输特性模拟结果.     

DESIGN AND FABRICATION OF Si/SiGe PMOSFETs

Based on theoretical analysis and computer-aided simulation, optimized design prin-ciples for Si/SiGe PMOSFET are given in this paper, which include choice of gate materials, determination of germanium percentage and profile in SiGe channel, optimization of thickness of dioxide and silicon cap layer, and adjustment of threshold voltage.In the light of these principles, a SiGe PMOSFET is designed and fabricated successfully.Measurement indicates that the SiGe PMOSFET‘s(L=2μ同洒45 mS/mm(300K) and 92 mS/mm(77K) ,while that is 33mS/mm (300K) and 39mS/mm (77K) in Si PMOSFET with the same structure.     

基于应变Si/SiGe的CMOS电特性模拟研究

提出了一种应变Si/SiGe异质结CMOS结构,采用张应变Si作n-MOSFET沟道,压应变SiGe作p-MOSFET沟道,n-MOSFET与p-MOSFET采用垂直层叠结构,二者共用一个多晶SiGe栅电极.分析了该结构的电学特性与器件的几何结构参数和材料物理参数的关系,而且还给出了这种器件结构作为反相器的一个应用,模拟了其传输特性.结果表明所设计的垂直层叠共栅结构应变Si/SiGe HCMOS结构合理、器件性能提高.     

应变SiGe沟道PMOSFET阈值电压模型

首先建立了应变SiGe沟道PMOSFET的一维阈值电压模型,在此基础上,通过考虑沟道横向电场的影响,将其扩展到适用于短沟道的准二维阈值电压模型,与二维数值模拟结果呈现出好的符合。利用此模型,模拟分析了各结构参数对器件阈值电压的影响,并简要讨论了无Sicap层器件的阈值电压。     

应变SiGe沟道PMOSFET亚阈值特性模拟

通过简化的模型,对应变SiGe沟道PMOSFET及Si PMOSFET的亚阈值特性作出了简单的理论分析,然后用二维模拟器Medici进行了模拟和对比;研究了截止电流和亚阈值斜率随SiGe PMOSFET垂直结构参数的变化关系。模拟结果同理论分析符合一致,表明应变SiGe沟道PMOSFET的亚阈值特性比Si PMOSFET更差,并且对垂直结构参数敏感,在器件设计时值得关注。     

应变Si沟道CMOS中的离子注入工艺

为避免应变Si沟道(Strained Si channel)CMOS工艺中的高温过程,通过选择合适的离子注入能量和剂量,采用快速热退火(RTP)工艺,制备出适合做应变Si沟道CMOS的双阱及源漏.霍尔测试得表面电子迁移率为1117cm2/V·s,载流子激活率为98%;原子力显微镜测试表明应变Si表面RMS为110 nm;XRD测试虚拟衬底SiGe弛豫度达96.41%;源漏结击穿电压为43.64V.     

Simulation and comparison of MOS inversion layer quantum mechanics effects in SiGe PMOSFET and Si PMOSFET

By employing the semiconductor device 2D simulator Medici, the inversion layer quantum mechanics effects (QME) in the strained SiGe-channel PMOSFET are studied. The influences of the inversion layer QME on the channel hole sheet density, the surface potential, the electric field and the threshold voltage in strained SiGe PMOS and Si PMOS are simulated and compared. It is theoretically predicted and validated by the numeric simulation results that QME lead to much difference in device performance between SiGe PMOS and Si PMOS. This study shows that SiGe PMOS suffers less disadvantageous influence when compared with Si PMOS, in ultra-deep submicron dimension, where QME are becoming increasingly more important.